ВУЗ:
Составители:
загрузки системы один из процессоров получает статус ведущего (master). Это не
означает, что позже, во время работы какие-то процессоры будут ведомыми - все oни
в SMP-системе равноправны. Термин «ведущий» вводится только затем, чтобы
указать, какой из процессоров по умолчанию будет руководить первоначальной
загрузкой ВС.
Операционная система планирует процессы или нити процессов (threads) сразу пи
всем процессорам, скрывая при этом от пользователя многопроцессорный характер
SMP-архитектуры.
На рис. 2.27 в самом общем виде показана архитектура симметричной
мультипроцессорной ВС.
Типовая SMP-система содержит от двух до 32 идентичных процессоров, в ка-
честве которых обычно выступают недорогие RISC-процессоры, такие, например, как
DEC Alpha. Sun SPARC, MIPS или HP PA-RISC. В последнее время наметилась
тенденция оснащения SMP-cистемами также и CISC-процессорами, в частности
Pentium или AMD.
Рисунок 2.27 – Организация симметричной мультипроцессорной ВС
Каждый процессор снабжен локальной кэш-памятью, состоящей из кэш-памяти
первого (L1) и второго (L2) уровней. Согласованность содержимого кэш-памяти всех
процессоров обеспечивается аппаратными средствами. В некоторых SMP-cистемы
(рис. 2.28). К сожалению, этот прием технически и экономически оправдан лишь,
загрузки системы один из процессоров получает статус ведущего (master). Это не
означает, что позже, во время работы какие-то процессоры будут ведомыми - все oни
в SMP-системе равноправны. Термин «ведущий» вводится только затем, чтобы
указать, какой из процессоров по умолчанию будет руководить первоначальной
загрузкой ВС.
Операционная система планирует процессы или нити процессов (threads) сразу пи
всем процессорам, скрывая при этом от пользователя многопроцессорный характер
SMP-архитектуры.
На рис. 2.27 в самом общем виде показана архитектура симметричной
мультипроцессорной ВС.
Типовая SMP-система содержит от двух до 32 идентичных процессоров, в ка-
честве которых обычно выступают недорогие RISC-процессоры, такие, например, как
DEC Alpha. Sun SPARC, MIPS или HP PA-RISC. В последнее время наметилась
тенденция оснащения SMP-cистемами также и CISC-процессорами, в частности
Pentium или AMD.
Рисунок 2.27 – Организация симметричной мультипроцессорной ВС
Каждый процессор снабжен локальной кэш-памятью, состоящей из кэш-памяти
первого (L1) и второго (L2) уровней. Согласованность содержимого кэш-памяти всех
процессоров обеспечивается аппаратными средствами. В некоторых SMP-cистемы
(рис. 2.28). К сожалению, этот прием технически и экономически оправдан лишь,
Страницы
- « первая
- ‹ предыдущая
- …
- 84
- 85
- 86
- 87
- 88
- …
- следующая ›
- последняя »
