ВУЗ:
Составители:
На заключительной стадии происходит упорядочивание потоков команд и данных,
реализуемое устройством отката и выполняется за два машинных такта. На этой стадии
конвейера происходит сохранение результатов выполнения команд в памяти машины. При
отсутствии промаха эти результаты сохраняются в кэш-памяти данных, а при промахе - они
записываются в память системы в режиме отложенной записи. Этот режим обеспечивает
буфер упорядочивания памяти (RRF).
Большинство основных операций (целочисленная арифметика и логика, умножение с
плавающей точкой) могут конвейеризироваться с производительностью исполнения в одну,
две операции за такт. Делитель FPU неконвейеризирован. Длительные операции могут
выполняться параллельно с короткими командами.
Основные, функциональные устройства Р6 выполнены в виде конвейеров и в
совокупности образуют 12-ти ступенчатый конвейер, реализующий трех потоковую модель
обработки данных.
Таким образом, наряду с новыми введенными архитектурными методами
использование многоуровневой конвейеризации с параллельной обработкой на всех стадиях
позволяет дополнительно увеличить производительность на 30% относительно процессора
Pentium.
6.4.2. Сравнительные характеристики Pentium и Р6
В таблице 6.3 приведены архитектурные особенности микропроцессоров пятого и
шестого поколений.
Процессор MMX базируется на ядре Pentium и представляет собой расширение
набора команд с использованием технологий OKMД (SIMD − Singes Instruction Multiple
Data), предназначенное для ускорения мультимедийных и коммуникационных программ за
счет параллельной обработки. Набор команд MMX содержит 57 новых операций и новые
типы 64-битных данных. Эти новые типы данных хранят упакованные целочисленные
Таблица 6.3
Процессор
Технология, мкм
Частота системной шины,
МГц
Частота ядра, МГц
Кэш команд / данных, Кбайт
L1
Кэш L2, Кбайт
Предсказание переходов
Опережающее исполнение
(спекул
я
тивное)
Переименование регистров
Внеочередное исполнение
Поддержка ММХ
Многопроцессорные системы
Сокет (слот)
Pentium
1 поколение
0.8
60
66
60
66
16
8/8
- +
-
-
-
FRC**
Сокет4
Pentium
2 поколение
0.6
0,35
50
60
66
75
90
100
120
133
150
166
180
200
16
8/8
- + - - - -
FRC
2SMP*
Сокет 5,7
На заключительной стадии происходит упорядочивание потоков команд и данных, реализуемое устройством отката и выполняется за два машинных такта. На этой стадии конвейера происходит сохранение результатов выполнения команд в памяти машины. При отсутствии промаха эти результаты сохраняются в кэш-памяти данных, а при промахе - они записываются в память системы в режиме отложенной записи. Этот режим обеспечивает буфер упорядочивания памяти (RRF). Большинство основных операций (целочисленная арифметика и логика, умножение с плавающей точкой) могут конвейеризироваться с производительностью исполнения в одну, две операции за такт. Делитель FPU неконвейеризирован. Длительные операции могут выполняться параллельно с короткими командами. Основные, функциональные устройства Р6 выполнены в виде конвейеров и в совокупности образуют 12-ти ступенчатый конвейер, реализующий трех потоковую модель обработки данных. Таким образом, наряду с новыми введенными архитектурными методами использование многоуровневой конвейеризации с параллельной обработкой на всех стадиях позволяет дополнительно увеличить производительность на 30% относительно процессора Pentium. 6.4.2. Сравнительные характеристики Pentium и Р6 В таблице 6.3 приведены архитектурные особенности микропроцессоров пятого и шестого поколений. Процессор MMX базируется на ядре Pentium и представляет собой расширение набора команд с использованием технологий OKMД (SIMD − Singes Instruction Multiple Data), предназначенное для ускорения мультимедийных и коммуникационных программ за счет параллельной обработки. Набор команд MMX содержит 57 новых операций и новые типы 64-битных данных. Эти новые типы данных хранят упакованные целочисленные Таблица 6.3 Кэш команд / данных, Кбайт Многопроцессорные системы Внеочередное исполнение Частота системной шины, Опережающее исполнение Переименование регистров Предсказание переходов Частота ядра, МГц Кэш L2, Кбайт Технология, мкм (спекулятивное) Процессор Поддержка ММХ МГц L1 Сокет (слот) 1 поколение Сокет4 Pentium 0.8 60 60 16 - + - - - FRC** 66 66 8/8 0.6 50 75 16 - + - - - - 90 8/8 100 120 FRC 2 поколение Сокет 5,7 Pentium 0,35 60 133 2SMP* 66 150 166 180 200
Страницы
- « первая
- ‹ предыдущая
- …
- 152
- 153
- 154
- 155
- 156
- …
- следующая ›
- последняя »