Организация микропроцессорных систем. Учебное пособие. Могнонов П.Б. - 56 стр.

разряда адреса возврата, а остальные полбайта сохраняют четыре старших разряда слова
состояния программы.
       При объеме ОЗУ 64*8 разрядов, пользователь, например у КР1816ВЕ48, имеет два 8-
разрядных регистровых банка с прямой адресацией регистров. Также он имеет 32*8 -
разрядную резидентную память данных с косвенной адресацией, если используется вся
глубина стека, или 56*8-разрядную память данных с косвенной адресацией, если
используется только один регистровый банк и не используется стек.
       Доступ к внешней памяти данных осуществляется с помощью команд МOVX А,@R и
МОVX @R,A, которые передают данные между аккумулятором и внешней памятью данных
с обращением по адресу, содержащемуся в регистрах - указателях R0 и R1 ОЗУ. Таким
образом, может быть адресовано 256 ячеек в дополнение к резидентной памяти ОЗУ. Для
работы с внешней памятью данных используется порт P0 ОМЭВМ.
       Мощность ввода-вывода ОМЭВМ семейства МК48 может быть оценена следующим
образом:
       - число входов - 3 * 8 + 3 = 27;
       - число двунаправленных выводов - 3 * 8 = 24;
       - число выводов с возможностью фиксации данных на них - 3 * 8 = 24;
       - число выводов, управляющих вводом-выводом - 4.
       Порты Р1, Р2 обладают сходными возможностями в части фиксации. Данные
статически присутствует на выводах порта, и могут быть изменены только с новой выдачей.
       При работе с внешней памятью программ функциональная нагрузка на порт Р2
увеличивается, так как четыре младших разряда порта используются для расширения адреса
обращения к памяти программ. Аналогично загруженность порта возрастает при работе с
дополнительными портами ввода-вывода, которые могут быть подключены к ОМЭВМ
посредством четырех младших разрядов порта Р2. Порт Р1 и старшие разряды порта Р2
работают как статический порт независимо от режима использования ОМЭВМ.
       При работе с внешней памятью программ и устройствами ввода-вывода 8-разрядная
шина данных (порт Р0) представляет собой двунаправленный порт с синхронным
стробированием. Порт Р0 может действовать в трех различных режимах: как статический
порт ввода-вывода в автономном режиме; как двунаправленный порт-расширитель
адреса/данных в любом режиме и как выход младших разрядoв адреса/инструкции/констант
при использовании внешней памяти программ.
       При помощи команд ввода-вывода адресуются все порты ОМЭВМ, а также четыре
дополнительных порта ввода-вывода, которые можно реализовать на дополнительных
микросхемах. Предусмотрена возможность выполнения логических операций И и ИЛИ над
содержимым дополнительных портов и младшими четырьмя разрядами аккумулятора. Кроме
трех 8-разрядных портов ввода-вывода на кристалле имеется три вывода специального
назначения, которые могут программно проверяться и один из которых можно использовать
для организации прерываний.
       Входы тестирования и прерывания позволяют программам разветвляться без
необходимости загрузки данных через порт в аккумулятор.
       При возникновении прерывания ОМЭВМ переходит на выполнение программы
обработки прерывания, начальный адрес которого зафиксирован в памяти программ, как в
автономном режиме, так и в режиме с внешней памятью. Адрес возврата и слово состояния
программы (частично) заносятся во внутренний стек и, следовательно, восстанавливаются
после окончания выполнения подпрограммы. Команда RETR разрешает дальнейшие
прерывания. Если прерывание запрещено, линия прерывания опрашивается как входная
линия для обнаружения запроса. Процессор не вырабатывает специального сигнала
"Подтверждение прерывания", однако, для этого можно использовать команды установки
разрядов на линиях ввода-вывода, то есть выдачу такого сигнала можно организовать
программно.
       Характерной особенностью архитектуры ОМЭВМ является наличие на кристалле