Конспекты лекций по цифровой электронике. Насыров И.А. - 42 стр.

                                                                                     •     фазорасщепителя на транзисторе VT2, резисторе R2 и цепи нелинейной
                                                                                           коррекции R3, R4 и VT3;
                                                                                      •    двухтактного выходного усилителя на транзисторах VT4 и VT5, резисторе R5 и
                                                                                           диоде VDn.
                                                                                             Расширитель по ИЛИ (рис. 8.6 (б)) по сути, повторяет первые два каскада
                                                                                     элемента И-НЕ и содержит входной многоэмиттерный транзистор VT1 с резистором
                                                                                     R1 и транзистор VT2 фазорасщепителя.
                                                                                             Объединение элементов И-НЕ и расширителя по ИЛИ путем соединения
                                                                                     точек а и б позволяет получить ЛЭ, реализующий последовательность операций И-
                                                                                     ИЛИ-НЕ.
                                                                                             Объединение элементов И-НЕ и расширителя по ИЛИ путем соединения
                                                                                     точек а и б позволяет получить ЛЭ, реализующий последовательность операций И-ИЛИ-НЕ.
                                                                                             Рассмотрим работу элемента И-НЕ (рис. 8.6(а)). Предположим, что хотя бы
                                                                                     один вход элемента х0, ..., xn-1 непосредственно подключен к общей шине, т. е. на него
                                                                                     подано напряжение лог. 0. В этом случае многоэмиттерный транзистор VT1
                                                                                     оказывается насыщенным током, протекающим от источника питания через резистор
                                                                                     R1. Напряжение на его коллекторе будет мало отличаться от нулевого. Поэтому
Рис. 8.4. Зона импульсной помехоустойчивости ЛЭ       Рис. 8.5. Характеристика       транзистор VT2 фазорасщепителя оказывается запертым. Так как эмиттерный ток
                                                     импульсной помехоустойчи-       транзистора VT2 практически равен нулю, будет заперт и транзистор VT5. Ток,
                                                                 вости               протекающий через резистор R2, втекает в базу транзистора VT4, насыщая его.
       Из приведенной зависимости следует, что для ЛЭ существует некоторая гра-      Поэтому напряжение, присутствующее на выходе y ЛЭ, близко к напряжению
ничная длительность tпом = t2, начиная с которой допустимая амплитуда сигнала по-    питания и определяется выражением
мехи начинает увеличиваться относительно уровней, рассчитанных с использованием                                          1
                                                                                                                       U вых = U П − I вых R5 − U КЭVT 4 − U YD .
                                                                                                                                                      n
                                                                                                                                                                       (8.6)
выражений (8.4) и (8.5). При очень малых длительностях tпом < t1 ЛЭ перестает быть
                                                                                            Таким образом, при наличии на любом из входов схемы напряжения низкого
чувствительным к сигналу помехи любой амплитуды.
                                                                                     уровня напряжение на его выходе будет иметь высокий уровень.
8.2 Базовые логические элементы транзисторно-транзисторной логики (ТТЛ)                     Предположим теперь, что на все входы ЛЭ подан высокий уровень
Схемотехнически большинство ИС, входящих в состав серий ТТЛ, выполнено на            напряжения. В этом случае все эмиттерные переходы многоэмиттерного транзистора
основе комбинаций двух базовых схем: элемента И-НЕ (Штрих Шеффера) и                 VT1 оказываются запертыми. При этом его коллекторный переход сместится в
расширителя по ИЛИ.                                                                  прямом направлении, и по цепи, состоящей из резистора R1, коллекторного перехода
                                                                                     транзистора VT1 и последовательно соединенных эмиттерных переходов
                                                                                     транзисторов VT2 и VT5, будет протекать ток. Этот ток насытит транзисторы VT2 и
                                                                                     VT5, и на выходе y ЛЭ установится низкое напряжение, численно равное напряжению
                                                                                     насыщения транзистора VT5:
                                                                                                                        0
                                                                                                                      U вых = U КЭVT 5 = I вых rвыхVT 5 .        (8.7)
                                                                                            Так как транзистор VT2 насыщен, присутствующее на его коллекторе
                                                                                     напряжение оказывается недостаточным для прямого смещения двух
                                                                                     последовательно включенных p-n-переходов (эмиттерный переход VT4 и диод VDn).
                                                                                     Транзистор VT4 будет заперт.
                                                                                            Таким образом, если на всех входах схемы присутствует высокое напряжение,
                                                                                     на выходе БЛЭ будем иметь напряжение низкого уровня.
                                                                                            Из приведенного описания следует, что в общем случае параллельное
    Рис. 8.6. Принципиальная электрическая схема ЛЭ И-НЕ (а), принципиальная
                                                                                     соединение нескольких выходов таких элементов недопустимо, так как
               электрическая схема расширителя по ИЛИ серии ТТЛ (б)
                                                                                     формирование на них сигналов различных уровней приведет к выходу из строя
       Элемент И-НЕ (рис. 8.6 (а)) может быть представлен последовательным           транзисторов выходного усилителя мощности. Параллельно можно соединять
соединением трех каскадов:                                                           выходы только синхронно работающих элементов.
 •   входного многоэмиттерного транзистора VT1 с резистором R1 и диодами VD0 –              Для положительной логики описанный алгоритм работы соответствует
     VDn-1, реализующих логическую операцию И;                                       определению операции И-НЕ:
                                       83                                                                                      84