Моделирование и исследование электронных устройств в системе Electronics Workbench. Нефедьев А.И - 95 стр.

триггера имеются уровни логического 0 –        0  0    1   1
это состояние соответствует режиму             0  1    0   0
хранения. При подаче на вход R уровня          0  1    1   0
логической 1 триггер переключается в           1  0    0   1
состояние 0, а при подаче управляющего         1  0    1   1
сигнала 1 на вход S – в состояние 1. При       1  1    0   α
подаче на входы R и S одновременно уровня      1  1    1   α
1     триггер    будет    находиться      в
неопределенном состоянии α.
      Схема RS-триггера, реализованного на элементах ИЛИ-НЕ и
управляемая уровнем логической 1, приведена на рисунке 3,а, а
схема RS-триггера, реализованного в базисах И-НЕ и управляемая
низким уровнем, приведена на рисунке 3,б.
      Ассинхронные RS-триггеры при наличии помех часто
работают ненадежно. Например, короткие импульсы помехи,
попадающие на R- и S-входы, могут изменить состояние триггера.
Для повышения помехоустойчивости и устранения «состязаний»
используют    синхронный    RS-триггер,     УГО   которого   на
принципиальных и функциональных схемах и его реализация на
базе RS-триггера приведены на рисунках 4,а и 4,б.

            R                            S




            S                            R
                 а                           б
                             Рисунок 3




                     а        б          в