Организация компьютерных систем. Орлов С.П - 105 стр.

UptoLike

ВУЗ: 

СамГТУ | Самара

Составители: 

Рубрика: 

ваются в 1 биты достоверности NaT соответствующих регистров РОН
или РПЗ. При достижении места в программе, где используются эти
данные, производится проверка на «исключение», например, про-
верка на запись в используемый регистр. Если было исключение, то
бит NaT устанавливается в 0. На рис. 5.10 показана исходная про-
грамма, а также вариант 1 со спекулятивной загрузкой без записи в
регистр и вариант 2 - со спекулятивной загрузкой с записью в
регистр.
Исходная
программа
Вариант 1 Вариант 2
Оператор
Оператор
Оператор
IF
Оператор
Оператор
Оператор
Load R1, M
Оператор
Оператор
Speculative load R1, M
Оператор
Оператор
Оператор
IF
Оператор
Оператор
Оператор
Speculative check {Записи в R1 не было}
Load R1, M { Не выполняется}
Оператор
Оператор
Speculative load R1, M
Оператор
ADD R1,R2,R3 {Запись в R1, NaT =0}
Sub R5,R1,R4
Оператор
IF
Оператор
Оператор
Оператор
Speculative check {Запись в R1 была}
Load R1, M {Выполняется перезагрузка}
Оператор
Оператор
Р и с. 5.10. Пример спекулятивной загрузки данных из ОП
5.8.3 Структурная схема процессора Itanium
С 2001 года фирма Intel выпускает процессоры Itanium, а затем
- Itanium-2, выполненные по концепции EPIC. Структура процессора
Itanium представлена на рис. 5.11 [26].
1. Организация кэш-памяти.
Кэш данных L1 - 4-х канальный множественно-ассоциативный
емкостью 16 КВ со строкой 32 байта. Имеет 2 порта и выполняет од-
новременно две операции «загрузка регистра/запись в память». В
кэше реализован алгоритм сквозной записи.
107

Страницы