Организация компьютерных систем. Орлов С.П - 142 стр.

UptoLike

ВУЗ: 

СамГТУ | Самара

Составители: 

Рубрика: 

тельные блоки находятся в выключенном состоянии и подключаются
к питанию по мере необходимости. Специальные схемы анализируют
потоки данных и принимают решение о подключении или остановке
аппаратных блоков. Принципиальное отличие – переход в активное
состояние какого-либо блока при подключении не ведет к задержкам
во времени.
5. Intel Advanced Digital Media Boost - технология обработки за
один такт 128-разрядных команд SSE, SSE2 и SSE3. Во-первых, в се-
мействе процессоров используется новый набор мультимедийных
SIMD-команд SSE3, в который добавлены восемь новых инструкций.
Теперь SSE команды обрабатываются по 128 бит за один такт, а не по
64 бита за два такта, как было раньше. Это актуально при обработке
HD-видео и конвертации RAW-файлов современных цифровых фото-
аппаратов.
Построение многоядерных процессоров заключается в выполне-
нии в одном кристалле копий базового ядра и объединении их с по-
мощью специальных схем. Рассмотрим, как построены двухядерные
процессоры фирм AMD и Intel , которые представлены на рисунке
8.3.
Оба процессора являются двухъядерными, но по принципу
объединения ядер отличаются. В процессоре AMD (рис. 8.3,а) [25]
два ядра соединены в точке, называемой System Request Queue
(SRQ)– очередь системных запросов. Этот блок изначально был рас-
считан на подключение двух процессоров. К SRQ подключен общий
контроллер Crossbar, который соединяет SRQ c контроллером памяти
и контроллером шины HyperTransport. Кэш второго уровня у каждого
ядра свой, так как работа с ним выполняется, минуя SRQ.
У процессора Intel архитектура иная (рис. 8.3,б). В нем два ядра
объединены в точке блока доступа к системной шине. К этому же
блоку подключен и кэш второго уровня, т.е. один кэш используется
двумя процессорами. Это позволяет добиться более эффективного
распределения объема между ядрами. То ядро, которое чаще обраща-
ется к кэшу второго уровня, и заполнит его своими данными. С дру-
144

Страницы