Организация компьютерных систем. Орлов С.П - 148 стр.

UptoLike

ВУЗ: 

СамГТУ | Самара

Составители: 

Рубрика: 

К важным архитектурным усовершенствованиям относятся сле-
дующие направления:
• дальнейшее развитие параллельности - увеличение количества
микроопераций, хранимых в буфере реорганизации/переупоря-
дочивания (ReOrder Buffer), на 33% по сравнению с Core (увели-
чение емкости ROB с 96 до 128 записей);
• совершенствование алгоритмов - использование так называемо-
го не выровненного доступа к кэшу, а также повышение скоро-
сти выполнения элементарных функций (примитивов) синхро-
низации, что должно улучшить производительность многопо-
точных приложений;
• улучшение механизма предсказания ветвлений - в рамках этого
направления отмечается добавление второго уровня в целевой
буфер ветвлений (BTB - Branch Target Buffer), что должно повы-
сить точность предсказания; уменьшение времени простоя (пе-
нальти) в случае неправильного предсказания; а также добавле-
ние нового буфера Renamed Return Stack Buffer, который при-
зван уменьшить количество ошибок предсказания адресов воз-
врата.
8.4 Подсистема кэш-памяти
Рассмотрим подсистему кэширования, принятую в рамках новой
микроархитектуры и представляющую собой дальнейшее развитие
технологии Intel Smart Cache, использованной в процессорах Intel
Core 2. Структура кэш-памяти первого уровня осталась без измене-
ний - 32 КВ для хранения команд и 32 КВ - для данных. Подсистема
кэш-памяти второго уровня предусматривает выделение отдельного
массива ячеек емкостью 256 КВ каждому ядру. При этом обеспечива-
ется низкая латентность кэш-памяти. Кроме того, предусмотрен так-
же кэш третьего уровня емкостью до 8 МВ, который будет общим для
всех ядер процессора (рис.8.5).
150

Страницы