Организация компьютерных систем. Орлов С.П - 151 стр.

UptoLike

ВУЗ: 

СамГТУ | Самара

Составители: 

Рубрика: 

Кэш L1 команд
TLB
команд
Предвыборка команд и
преддекодирование
Очередь команд х86
D0 D1 D2 D3
Кэш L1 данных
TLB
данных
Кэш L2
Кэш L3
Двухуровневый
блок
предсказания
переходов
Блок обнаружения циклов (LSD)
Переименование регистров
Буфер переупорядоченных
микрокоманд
Планировщик
Станция резервирования
IALU &
LEA
FP
Add
Complex
integer
IALU &
Shift
FP
Multiply
Divide
IALU
SSE
IALU &
Shift
Ветвление
FP
Shuffle
IALU
SSE
Чтение
из
памяти
IALU
SSE
Запись
адреса в
память
Запись
данных в
память
Порт 0
Порт 1
Порт 2
Порт 3
Порт 4
Порт 5
Блок регистров
Р и с. 8.6. Структура ядра процессора
TLB – буфер ассоциативной трансляции; IALU&Shift – целочисленное АЛУ и
сдвиг; IALU&LEA - целочисленное АЛУ и сравнение; FP Multiply – умножение чисел
с плавающей запятой; FP Add - сложение чисел с плавающей запятой;
Divide - деление чисел; IALU SSE - целочисленное АЛУ мультимедийных команд
набора SSE; FP Shuffle – блок операций с плавающей запятой и механизмом
перестановок; Complex integer – сложные целочисленные операции
153

Страницы