Организация компьютерных систем. Орлов С.П - 36 стр.

UptoLike

ВУЗ: 

СамГТУ | Самара

Составители: 

Рубрика: 

расположение в адресном пространстве. Поиск информации произво-
дится по номеру (адресу) запоминающей ячейки, хранящей данные.
Совокупность N запоминающих ячеек образует запоминающую
матрицу ЗМ.
Для компактного расположения запоминающих ячеек и упроще-
ния доступа к ним ЗМ организуется как трехмерный куб. В нем име-
ются две адресные координаты A
1
и A
2
, а по третьей координате рас-
полагаются n-разрядные слова. Если адрес, поступающий с ША, име-
ет разрядность k, то он разделяется на две компоненты по k/2 адрес-
ных бита: M= 2
k/2
× 2
k/2
= 2
k
. В этом случае вместо одного ДША с M
выходами используются два дешифратора с 2
k/2
выходами, что значи-
тельно упрощает схемную реализацию.
На рис. 3.3. показана структурная схема адресного запоминающе-
го устройства.
Запоминающая матрица ЗМ имеет две координаты: строки и
столбцы. Блок управления (БУ) управляет устройствами ЗУ, получая
извне сигналы: RAS, CAS, СЕ, WE и OE.
Сигнал выбора микросхемы СЕ разрешает работу именно этой
микросхемы памяти. Режим чтения или записи определяется сигна-
лом WE. На все время, пока микросхема не использует шину данных
ШД, информационные выходы регистров переводятся сигналом OE в
третье состояние с высоким выходным сопротивлением.
Адрес строки на шине ША сопровождается сигналом RAS, разре-
шающим прием адреса и его дешифрацию. После этого сигнал CAS
разрешает прием и дешифрацию адреса столбца. Каждый столбец
имеет вторую линию чтения/записи, - для данных. Эти линии на рис.
3.3 показаны пунктиром.
38

Страницы