ВУЗ:
Составители:
Такт 2:
а) Если произошел промах – то такой страницы в TLB нет и далее
используется стандартный цикл: преобразователь адресов и странич-
ная таблица СТ в 3, 4 и 5 тактах возвращают адрес физической стра-
ницы и смещение для обращения к памяти. После этого в TLB добав-
ляется новая пара «адрес виртуальной страницы – адрес физической
страницы».
б) Если произошло попадание, то в TLB уже хранится преобразо-
ванный адрес физической страницы. В такте 2 этот адрес сразу пере-
дается в память, а преобразователь адресов в такте 3 генерирует сме-
щение. В этом случае обращение к СТ не происходит.
3.7 Целостность данных
В многоуровневой памяти возникает проблема целостности дан-
ных. Это вызвано возможностью одновременных обращений к
разным уровням памяти. Особенно остро эта проблема проявляется
при работе уровней кэш-памяти. При выполнении операции чтения
данные в строке не меняются и целостность данных не нарушается.
При записи строка модифицируется на одном уровне кэша, при этом
на других уровнях данные в таких же строках остаются неизменны-
ми. Аналогичные ситуации возникают и в паре «ОП – кэш-память».
В вычислительной системе инициаторами изменения кэш-памя-
ти могут быть центральный процессор или некоторые контроллеры и
внешние устройства, которые выполняют операции записи.
Рассмотрим два примера.
В первом случае процессор, выполняя команды программы, мо-
жет изменить данные в строках кэша. При этом содержимое опера-
тивной памяти не меняется (рис. 3.11). Через некоторое время от-
личие ОП от кэша может стать значительным.
55
Страницы
- « первая
- ‹ предыдущая
- …
- 51
- 52
- 53
- 54
- 55
- …
- следующая ›
- последняя »
