Организация компьютерных систем. Орлов С.П - 92 стр.

UptoLike

ВУЗ: 

СамГТУ | Самара

Составители: 

Рубрика: 

мы, потому что каждому значению присваивается уникальный физи-
ческий регистр.
В данном примере C
i
- MOV, C
j
– MUL, следовательно, имеем
конфликт типа WAR. Команда MUL пытается записать результат в R
1
прежде, чем MOV передаст содержимое R
1
в R
2
.
5.5 Архитектура процессора Pentium 4
В процессоре Pentium IV использована новая архитектура Net
Burst [24], включающая ряд новых технологий.
1. Гиперконвейерная обработка – 20 ступеней конвейера.
2. Ядро быстрого выполнения, работающее на удвоенной частоте
процессора.
3. Кэш-память трасс.
4. Улучшенное предсказание переходов с ВТВ объемом 4096
строк.
5. Новый набор из 144 мультимедийных команд SSE2.
6. Интегрированная кэш-память второго уровня 256, 512 или 1024
КВ.
7. Расширенное до 126 табло команд.
8. Новая системная шина Quad Pampe FSB шириной 64 бита,
передающая за один такт генератора процессора 4 пакета данных.
В процессоре отсутствует первичный кэш команд. Вместо него
используется кэш-память трасс. Трассы выполняемых команд форми-
руются на основании механизма предсказаний переходов. После вы-
полнения трасса сохраняется в кэше и при следующем обращении го-
това к передаче сразу в функциональные блоки.
Структура гиперконвейера приведена на рис. 5.5.
1. Ступени 1 и 2 - с помощью буфера адресов переходов ВТВ
определяется целевой адрес.
2. Ступени 3 и 4 - выборка всей трассы из кэш-памяти трасс.
3. Ступень 5 – передача команд в таблицу распределения
регистров RAT для назначения регистров.
94

Страницы