Составители:
старшему разряду формируемого двоичного кода.
При пуске АЦП с помощью РИ устанавливается в исходное состояние
РПП:
1000 . . .0. При этом на выходе ЦАП формируется напряжение,
соответствующее половине диапазона преобразования, что обеспечивается
включением его старшего разряда. Если входной сигнал меньше, чем сигнал
от ЦАП, в следующем такте с помощью РПП на цифровых входах ЦАП
формируется код 0100. . . 0, что соответствует включению 2-го по
старшинству разряда. В результате выходной сигнал ЦАП уменьшается
вдвое.
Если входной сигнал превышает сигнал от ЦАП, в очередном такте
обеспечивается формирование кода 0110 ... 0 на цифровых входах ЦАП и
включение дополнительного 3-го разряда. При этом выходное напряжение
ЦАП, возросшее в полтора раза, вновь сравнивается с входным напряжением
и т. д. Описанная процедура повторяется n раз (где n - число разрядов АЦП).
В результате на выходе ЦАП сформируется напряжение, отличающееся
от входного не более, чем на единицу младшего разряда ЦАП. Результат
преобразования снимается с выхода РПП.
Достоинством данной схемы является возможность построения
многоразрядных
(до 12 разрядов и выше) преобразователей сравнительно
высокого быстродействия (с временем преобразования порядка несколько
сот наносекунд).
В АЦП непосредственного считывания (параллельного типа)
(рис. 5.15) входной сигнал одновременно прикладывается ко входам всех КН,
число m которых определяется разрядностью АЦП и равно m = 2
n
- 1, где n -
число разрядов АЦП. В каждом КН сигнал сравнивается с опорным
напряжением, соответствующем весу определенного разряда и снимаемым с
узлов резисторного делителя, питаемого от ИОН.
U
02
U
01
РП КК
Дш
СС
n
СС
1
Рис. 5.15. Структурная схема параллельного АЦП
37
Страницы
- « первая
- ‹ предыдущая
- …
- 34
- 35
- 36
- 37
- 38
- …
- следующая ›
- последняя »
