Измерительно-вычислительные комплексы (канал общего пользования). Петросьянц В.В. - 111 стр.

       Таблица 22. Основные операции, выполняемые ИС Intel 8255

   А1      АО     RD    WR      CS                   Направление передачи
                               Операция ввода (чтение)
   0        0      0      1     0   Из порта А на шину данных
   0        1      0      1     0   Из порта В на шину данных
   1        0      0      1     0   Из порта С на шину данных
                               Операция вывода (запись)
   0        0      1      0     0      С шины данных в порт А
   0        1      1      0     0   С шины данных в порт В
   1        0      1      0     0   С тины данных в порт С
   1        1      1      0     0   С шины данных на линию управления
                                  Функция блокировки
   X       X      X      X      1    С шины данных на буфер с тремя состояниями
   1       1      0      1      0    Запрещенная комбинация
   X       X      1      1      0    С шины данных на буфер с тремя состояниями

       Режим 1 предоставляет системе два 8-разрядных порта: А и В. Однако в
этом случае и входы, и выходы буферизируются. Два 4- разрядных порта ( С-
верхний и С-нижний) используются как линии квитирования установления свя-
зи для портов А и В, и они уже не могут служить в качестве портов для обмена
данными. При выводе данных в режиме 1 линии РСЗ, РС4 и РС5 используются
в качестве линий квитирования установления связи для порта А. Линии РСО,
РС1 и РС2 играют ту же роль для порта В. Линии РС6 и РС7 можно запрограм-
мировать на работу в качестве входных или выходных линий порта. В этом ре-
жиме устройство ввода, как правило, направляет 8- разрядное слово данных на
линии РА0-РА7 (или РВ0-РВ7), а затем выдает стробирующий сигнал с актив-
ным низким уровнем STB на линию РС4 (в случае обмена с портами А) или на
линию РС2 ( при обмене с портом В). Подача такого строба обеспечивает за-
грузку слова данных во входной буферный регистр. В результате этого генери-
руется сигнал ( с активным высоким уровнем) заполнения буфера - IBF, кото-
рый выдается на линию РС5 для активизации порта А и на линию РС1 для ак-
тивизации порта В. Процессор считывает информацию с порта С и одновре-
менно проверяет сигнал IBF, чтобы определить, достоверны ли данные, имею-



                                          110