Интерфейсы АСОИУ. Писарев А.П. - 19 стр.

Bode plotter points per cycle     Точек частотной характеристики
Temporary file size for simulation Размер временного файла для моделирования

Перечисленные опции относятся к моделированию аналоговых электронных схем.

3.2 Исследование цифровых схем
    Исследование цифровых схем, состоящих из логических комбинационных и
последовательных узлов, проводится на функциональном и принципиальном уровнях. При
функциональном анализе все цифровые компоненты полагаются по умолчанию идеальными, не
обладающими задержками переключения и не требующими источников питания. Часто такого
анализа оказывается достаточным для оценки функционирования спроектированного
устройства. Однако, если необходим более детальный анализ поведения схемы, или если
схема включает наряду с цифровыми и аналоговые компоненты, то следует проводить
моделирование на принципиальном уровне с указанием конкретных типов микросхем и цепей их
питания.
    Исследование обычно проводится во временной области с использованием осциллографа
и/или логического анализатора. Проверка комбинационных схем без элементов памяти может
осуществляться также с помощью логического преобразователя.
    Синтез комбинационной схемы начинается, как правило, с таблицы истинности, в которой
каждому набору аргументов ставится в соответствие то или иное значения (0 или 1) булевой
функции. Таблица истинности заполняется на экране раскрытого изображения логического
преобразователя. Количество в таблице определяется количеством аргументов, которое
назначается на кнопках, расположенных над формируемой таблицей истинности, и равно 2n, где
n- число аргументов. Для каждого набора аргументов после позиционирования указателя с
помощью клавиатуры вводится значение функции.
    Таблица истинности может быть преобразована в алгебраическое выражение или в
минимизированное алгебраическое выражение щелчком на соответствующей клавише
раскрытого изображения преобразователя .
    Образовавшееся под таблицей истинности выражение, в котором знак отрицания
изображается знаком «'» за соответствующим символом, можно далее реализовать на логических
элементах И, ИЛИ, НЕ, или же только на логических Элементах И, НЕ щелчком на
соответствующей клавише преобразователя Автоматически синтезированная схема появляется на
рабочем поле монтажного стола.
    Возможно также обратное преобразование алгебраического выражения или схемы в таблицу
истинности, например при проверке правильности проведенного формального синтеза схемы.
Эти преобразования назначаются также щелчками на соответствующих клавишах после
прорисовки комбинационной схемы на рабочем поле монтажного стола.




                                             19