ВУЗ:
Составители:
4
4.4 Архитектура системы команд. RISC и CISC процессоры . . . . . . . . . . 51
4.5. Устройства управления процессоров . . . . . . . . . . . . . . . . . . 52
4.5.1 Назначение и классификация устройств управления . . . . . . . . . . . 52
4.5.2 Архитектура простого RISC – процессора . . . . . . . . . . . . . . . 53
4.5.3 Конвейер команд . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.5.4 Суперскалярные архитектуры . . . . . . . . . . . . . . . . . . . . 62
4.5.5 Процессоры с длинным командным словом (VLIW) . . . . . . . . . . . 64
4.6 Обзор архитектур процессоров Intel . . . . . . . . . . . . . . . . . . . 64
Глава 4 Организация ввода-вывода.
5.1. Системы ввода-вывода . . . . . . . . . . . . . . . . . . . . . . . . 70
5.2. Структуры систем ввода-вывода . . . . . . . . . . . . . . . . . . . . 74
5.3 Основные режимы ввода-вывода . . . . . . . . . . . . . . . . . . . . 76
5.4 Основные принципы организации передачи информации в вычислительных
системах . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Глава 6 Параллельные вычислительные системы
6.1. Классификация параллельных ВС . . . . . . . . . . . . . . . . . . . 80
6.2 Параллельные вычислительные системы типа SIMD. Векторные ВС . . . . . 83
5.3 Понятие о систолических структурах и алгоритмах . . . . . . . . . . . 86
6.4 Масштабируемые параллельные системы МКМД . . . . . . . . . . . . 88
5.5 Потоковые вычислительные системы . . . . . . . . . . . . . . . . . 91
Литература . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
4.4 Архитектура системы команд. RISC и CISC процессоры . . . . . . . . . . 51 4.5. Устройства управления процессоров . . . . . . . . . . . . . . . . . . 52 4.5.1 Назначение и классификация устройств управления . . . . . . . . . . . 52 4.5.2 Архитектура простого RISC – процессора . . . . . . . . . . . . . . . 53 4.5.3 Конвейер команд . . . . . . . . . . . . . . . . . . . . . . . . . . 57 4.5.4 Суперскалярные архитектуры . . . . . . . . . . . . . . . . . . . . 62 4.5.5 Процессоры с длинным командным словом (VLIW) . . . . . . . . . . . 64 4.6 Обзор архитектур процессоров Intel . . . . . . . . . . . . . . . . . . . 64 Глава 4 Организация ввода-вывода. 5.1. Системы ввода-вывода . . . . . . . . . . . . . . . . . . . . . . . . 70 5.2. Структуры систем ввода-вывода . . . . . . . . . . . . . . . . . . . . 74 5.3 Основные режимы ввода-вывода . . . . . . . . . . . . . . . . . . . . 76 5.4 Основные принципы организации передачи информации в вычислительных системах . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79 Глава 6 Параллельные вычислительные системы 6.1. Классификация параллельных ВС . . . . . . . . . . . . . . . . . . . 80 6.2 Параллельные вычислительные системы типа SIMD. Векторные ВС . . . . . 83 5.3 Понятие о систолических структурах и алгоритмах . . . . . . . . . . . 86 6.4 Масштабируемые параллельные системы МКМД . . . . . . . . . . . . 88 5.5 Потоковые вычислительные системы . . . . . . . . . . . . . . . . . 91 Литература . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 4
Страницы
- « первая
- ‹ предыдущая
- …
- 2
- 3
- 4
- 5
- 6
- …
- следующая ›
- последняя »