ВУЗ:
Составители:
54
В основу архитектуры RISC (от Reduced Instruction Set Computer -компьютер с сокра-
щенным набором команд) положены, в частности, принципы отказа от сложных и много-
функциональных команд, уменьшения их количества, а также концентрация на обработку
всей информации преимущественно на кристалле процессора с минимальными обраще-
ниями к памяти.
Основные особенности архитектуры RISC:
1. Уменьшение числа команд (до 30-40).
2. Упрощение и унификация форматов команд.
3. В системе команд преобладают короткие инструкции (например, часто в СК от-
сутствуют умножения).
4. Отказ от команд типа память-память (например, MOVSB в x86).
5. Работа с памятью сводится к загрузке и сохранению регистров (поэтому другое
название RISC - Load-Store Architecture - архитектура типа «загрузка-сохранение»).
6. Преимущественно реализуются 3-х адресные команды, например : add r1, r2, r3 -
сложить r2 с r3 и поместить результат в r1.
7. Большой регистровый файл - до 32-64 РОН.
8. Предпочтение отдается жесткой логике управления. Преимущества архитектуры
RISC:
1. Облегчается конвейерная, суперскалярная и другие виды параллельной
обработки, планирование загрузки, предвыборка, переупорядочивание и
т.д.
2. Более эффективно используется площадь кристалла (больше памяти - РОН, кэш).
3. Быстрее выполняется декодирование и исполнение команд -
соответственно, выше тактовая частота.
Примерами семейств процессоров с RISC-архитектурой могут служить DEC Alpha ,
SGI MIPS, Sun SPARC и другие. Большинство современных суперскалярных и VLIW-
процессоров (в т.ч. и Intel) либо имеют архитектуру RISC, либо реализуют похожие на
RISC принципы, либо - поддерживают CISC-инструкции, но внутри транслируют их в
RISC-подобные команды для облегчения загрузки конвейеров и решения других задач.
4.5. Устройства управления процессоров
4.5.1 Назначение и классификация устройств управления
Как уже упоминалось ранее, устройство управления процессора отвечает за выполне-
ние собственно команд процессора, включая основные этапы (загрузка, декодирование,
обращение к памяти, исполнение, сохранение результатов), управление выполнением про-
В основу архитектуры RISC (от Reduced Instruction Set Computer -компьютер с сокра-
щенным набором команд) положены, в частности, принципы отказа от сложных и много-
функциональных команд, уменьшения их количества, а также концентрация на обработку
всей информации преимущественно на кристалле процессора с минимальными обраще-
ниями к памяти.
Основные особенности архитектуры RISC:
1. Уменьшение числа команд (до 30-40).
2. Упрощение и унификация форматов команд.
3. В системе команд преобладают короткие инструкции (например, часто в СК от-
сутствуют умножения).
4. Отказ от команд типа память-память (например, MOVSB в x86).
5. Работа с памятью сводится к загрузке и сохранению регистров (поэтому другое
название RISC - Load-Store Architecture - архитектура типа «загрузка-сохранение»).
6. Преимущественно реализуются 3-х адресные команды, например : add r1, r2, r3 -
сложить r2 с r3 и поместить результат в r1.
7. Большой регистровый файл - до 32-64 РОН.
8. Предпочтение отдается жесткой логике управления. Преимущества архитектуры
RISC:
1. Облегчается конвейерная, суперскалярная и другие виды параллельной
обработки, планирование загрузки, предвыборка, переупорядочивание и
т.д.
2. Более эффективно используется площадь кристалла (больше памяти - РОН, кэш).
3. Быстрее выполняется декодирование и исполнение команд -
соответственно, выше тактовая частота.
Примерами семейств процессоров с RISC-архитектурой могут служить DEC Alpha ,
SGI MIPS, Sun SPARC и другие. Большинство современных суперскалярных и VLIW-
процессоров (в т.ч. и Intel) либо имеют архитектуру RISC, либо реализуют похожие на
RISC принципы, либо - поддерживают CISC-инструкции, но внутри транслируют их в
RISC-подобные команды для облегчения загрузки конвейеров и решения других задач.
4.5. Устройства управления процессоров
4.5.1 Назначение и классификация устройств управления
Как уже упоминалось ранее, устройство управления процессора отвечает за выполне-
ние собственно команд процессора, включая основные этапы (загрузка, декодирование,
обращение к памяти, исполнение, сохранение результатов), управление выполнением про-
54
Страницы
- « первая
- ‹ предыдущая
- …
- 52
- 53
- 54
- 55
- 56
- …
- следующая ›
- последняя »
