Вычислительные машины и системы. Ремонтов А.П - 57 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

57
− C BUS MUX - шинный мультиплексор C для выбора источника данных для
регистра-приемника из памяти или с выхода АЛУ;
в регистре команд ir:
rd - адрес регистра-приемника, rs1, rs2 - адреса регистров источников, i - флаг
непосредственной адресации, ops - код операции;
− MIR - регистр микрокоманды (РМК);
мультиплексоры A, B, C - выбирают адрес соответствующего регистра либо из ir,
либо - из соответствующего поля РМК в зависимости от флагов MUXA, MUXB,
MUXC;
− Control Store (CS) - память микропрограмм (ПМП);
− CSAI - счетчик адреса микропрограммы;
− CS Address MUX - мультиплексор адреса микропрограммы (3 канала –Next сле-
дующий адрес из CSAI, Jump -переход по адресу, указанному в РМК, Decode - пе-
реход к микро-подпрограмме реализации команды);
− CBL - логика управления ветвлением; %psr - регистр состояния программы, хра-
нит 4 флага результата последней операции: n-netgative (отрицательное число), z-
zero (ноль), v-overflow (переполнение), с-carry (перенос);
− АСК - подтверждение о готовности памяти для инкремента адреса микрокоманды;
в РМК также отметим поля: RD/WR - чтение/запись памяти, ALU - код операции
АЛУ, JUMP ADDR - адрес перехода в микропрограмме.
Операционная часть ARC соответствует операционной части М-процесора.. Работу
процессора коротко можно прокомментировать следующим образом.
Машинный цикл выполнения команды в общем случае (не для рассматриваемого про-
цессора) включает:
1. Извлечение команды из памяти (IF - Instruction Fetch).
2. Декодирование команды (Instruction Decoding - ID).
3. Извлечение операндов из памяти или из регистров (MEM).
4. Выполнение (Execute - EX).
5. Запись результатов в память или регистр (Write Back - WB).
Для данного процессора обращение к памяти (MEM) и (WB) происходят только в 2
командах - ld и st. В остальных случаях все действия происходят с регистрами РОН. По-
скольку у процессора ARC нет отдельного адресного операционного устройства, а режи-
мы адресации предусматривают в том числе и косвенную адресацию, то этап выполнения
EX в нем предшествует этапу обращения к памяти (MEM или WB) - на этом этапе необ-
ходимо вычислить окончательный адрес памяти, по которому будет обращение. В резуль-
   − C BUS MUX - шинный мультиплексор C для выбора источника данных для
      регистра-приемника из памяти или с выхода АЛУ;
   в регистре команд ir:
   rd - адрес регистра-приемника, rs1, rs2 - адреса регистров источников, i - флаг
непосредственной адресации, ops - код операции;
   − MIR - регистр микрокоманды (РМК);
   мультиплексоры A, B, C - выбирают адрес соответствующего регистра либо из ir,
либо - из соответствующего поля РМК в зависимости от флагов MUXA, MUXB,
MUXC;
   − Control Store (CS) - память микропрограмм (ПМП);
   − CSAI - счетчик адреса микропрограммы;
   − CS Address MUX - мультиплексор адреса микропрограммы (3 канала –Next сле-
      дующий адрес из CSAI, Jump -переход по адресу, указанному в РМК, Decode - пе-
      реход к микро-подпрограмме реализации команды);
   − CBL - логика управления ветвлением; %psr - регистр состояния программы, хра-
      нит 4 флага результата последней операции: n-netgative (отрицательное число), z-
      zero (ноль), v-overflow (переполнение), с-carry (перенос);
   − АСК - подтверждение о готовности памяти для инкремента адреса микрокоманды;
      в РМК также отметим поля: RD/WR - чтение/запись памяти, ALU - код операции
      АЛУ, JUMP ADDR - адрес перехода в микропрограмме.
   Операционная часть ARC соответствует операционной части М-процесора.. Работу
процессора коротко можно прокомментировать следующим образом.
   Машинный цикл выполнения команды в общем случае (не для рассматриваемого про-
цессора) включает:
   1. Извлечение команды из памяти (IF - Instruction Fetch).
   2. Декодирование команды (Instruction Decoding - ID).
   3. Извлечение операндов из памяти или из регистров (MEM).
   4. Выполнение (Execute - EX).
   5. Запись результатов в память или регистр (Write Back - WB).
   Для данного процессора обращение к памяти (MEM) и (WB) происходят только в 2
командах - ld и st. В остальных случаях все действия происходят с регистрами РОН. По-
скольку у процессора ARC нет отдельного адресного операционного устройства, а режи-
мы адресации предусматривают в том числе и косвенную адресацию, то этап выполнения
EX в нем предшествует этапу обращения к памяти (MEM или WB) - на этом этапе необ-
ходимо вычислить окончательный адрес памяти, по которому будет обращение. В резуль-


                                     57

Страницы