Организация ввода-вывода. Часть 2. Драйверы для WINDOWS NT. Рощин А.В. - 42 стр.

UptoLike

Составители: 

42
лишь в режиме PAE при разрешении страничного преобразования (то есть,
одновременно должны быть установлены биты CR0.PG и CR4.PAE).
Если разрешен режим расширения физического адреса PAE,
процессор поддерживает страницы нескольких размеров: 4 Кбайта, 2
Мбайта и 4 Мбайта. Как и при 32-разрядной адресации, страницы этих
размеров могут адресоваться некоторым набором таблиц страничной
трансляции (таблица каталогов
может указывать на страницы размером 2
или 4 Мбайта, а таблица страницна 4 килобайтные страницы). Для
поддержки 36-разрядной физической адресации в структуры данных
страничного преобразования внесены следующие изменения:
Разрядность элементов страничной переадресации увеличена до
64 бит, чтобы в него мог поместиться 36-разрядный базовый
физический адрес. Каждый 4-килобайтный каталог страниц и
таблица страниц
может содержать до 512 записей (входов).
В иерархию трансляции линейного адреса добавлена новая
таблица, называемая таблицей указателей на таблицы каталогов, и
расположенная в первых 4 Гбайтах памяти. Эта таблица содержит
4 64-разрядных строки, и она находится в иерархии выше таблиц
каталогов. В режиме PAE процессор поддерживает до 4 таблиц
каталогов страниц.
В
управляющем регистре CR3 вместо 20-разрядного поля
базового адреса таблицы каталогов страниц используется 27-
разрядное поле базового адреса таблицы указателя на таблицы
каталогов страниц (см. рисунок 1.14). В этом случае регистр CR3
называется PDPTR (Page Directory Pointer Table Register). Это поле
представляет старшие 27 разрядов физического адреса первого
байта таблицы указателей каталогов страниц, который выровнен
лишь в режиме PAE при разрешении страничного преобразования (то есть,
одновременно должны быть установлены биты CR0.PG и CR4.PAE).
     Если разрешен режим расширения физического адреса PAE,
процессор поддерживает страницы нескольких размеров: 4 Кбайта, 2
Мбайта и 4 Мбайта. Как и при 32-разрядной адресации, страницы этих
размеров могут адресоваться некоторым набором таблиц страничной
трансляции (таблица каталогов может указывать на страницы размером 2
или 4 Мбайта, а таблица страниц – на 4 килобайтные страницы). Для
поддержки 36-разрядной физической адресации в структуры данных
страничного преобразования внесены следующие изменения:
     − Разрядность элементов страничной переадресации увеличена до
       64 бит, чтобы в него мог поместиться 36-разрядный базовый
       физический адрес. Каждый 4-килобайтный каталог страниц и
       таблица страниц может содержать до 512 записей (входов).
     − В иерархию трансляции линейного адреса добавлена новая
       таблица, называемая таблицей указателей на таблицы каталогов, и
       расположенная в первых 4 Гбайтах памяти. Эта таблица содержит
       4 64-разрядных строки, и она находится в иерархии выше таблиц
       каталогов. В режиме PAE процессор поддерживает до 4 таблиц
       каталогов страниц.
     − В управляющем регистре CR3 вместо 20-разрядного поля
       базового адреса таблицы каталогов страниц используется 27-
       разрядное поле базового адреса таблицы указателя на таблицы
       каталогов страниц (см. рисунок 1.14). В этом случае регистр CR3
       называется PDPTR (Page Directory Pointer Table Register). Это поле
       представляет старшие 27 разрядов физического адреса первого
       байта таблицы указателей каталогов страниц, который выровнен




                                  42