ВУЗ:
Составители:
5
1 ОСОБЕННОСТИ ЗАЩИЩЕННОГО РЕЖИМА i386+
1.1 Организация памяти в защищенном режиме
При работе процессора i386+ в защищенном режиме используется
два метода организации памяти:
− сегментная,
− страничная.
Операционная система Windows NT, о которой будет идти речь в
дальнейшем, использует оба этих механизма.
В защищенном режиме рассматриваемого семейства процессоров
может быть определено до 8192 (2
13
) сегментов, причем, каждый из них
может иметь размер до 4 Гбайт (2
32
байтов). К сожалению, семейство
операционных систем Windows минимальным образом использует
возможности сегментного режима: это семейство использует плоскую 32-
разрядную модель памяти с размером линейного адресного пространства 4
Гбайта.
Процесс формирования линейного адреса в защищенном режиме
показан на рисунке 1.1. Формат селектора показан на рисунке 1.2.
Каждый сегмент в процессоре описывается 8-байтной структурой
данных – дескриптором сегмента.
Дескриптор определяет положение
элемента в памяти, размер занимаемой им области (лимит), его назначение
и характеристики защиты. Для указания конкретного сегмента внутри
таблицы дескрипторов используется 16-разрядный селектор. Он
определяет номер записи внутри таблицы дескрипторов. Младшие 2 бита
селектора определяют уровень привилегий режима, который может
воспользоваться данным дескриптором. Третий бит определяет тип
таблицы дескрипторов
– глобальная или локальная. Остальные 13 разрядов
1 ОСОБЕННОСТИ ЗАЩИЩЕННОГО РЕЖИМА i386+ 1.1 Организация памяти в защищенном режиме При работе процессора i386+ в защищенном режиме используется два метода организации памяти: − сегментная, − страничная. Операционная система Windows NT, о которой будет идти речь в дальнейшем, использует оба этих механизма. В защищенном режиме рассматриваемого семейства процессоров может быть определено до 8192 (213) сегментов, причем, каждый из них может иметь размер до 4 Гбайт (232 байтов). К сожалению, семейство операционных систем Windows минимальным образом использует возможности сегментного режима: это семейство использует плоскую 32- разрядную модель памяти с размером линейного адресного пространства 4 Гбайта. Процесс формирования линейного адреса в защищенном режиме показан на рисунке 1.1. Формат селектора показан на рисунке 1.2. Каждый сегмент в процессоре описывается 8-байтной структурой данных – дескриптором сегмента. Дескриптор определяет положение элемента в памяти, размер занимаемой им области (лимит), его назначение и характеристики защиты. Для указания конкретного сегмента внутри таблицы дескрипторов используется 16-разрядный селектор. Он определяет номер записи внутри таблицы дескрипторов. Младшие 2 бита селектора определяют уровень привилегий режима, который может воспользоваться данным дескриптором. Третий бит определяет тип таблицы дескрипторов – глобальная или локальная. Остальные 13 разрядов 5
Страницы
- « первая
- ‹ предыдущая
- …
- 3
- 4
- 5
- 6
- 7
- …
- следующая ›
- последняя »