ВУЗ:
Составители:
3
ВВЕДЕНИЕ
Основными проблемами проектирования современных сверхбольших
интегральных схем (СБИС), содержащих миллионы полупроводниковых струк-
тур на кристалле, являются обеспечение бездефектности и сокращение времени
проектирования. Учитывая крайне высокую функциональную сложность
СБИС, решение данных проблем возможно лишь посредством использования
различных методов автоматизации в системах автоматизированного проектиро-
вания (САПР), опирающихся на мощную вычислительную базу.
На данный момент практически все СБИС проектируются с использова-
нием специальных языков высокого уровня для описания электронной аппара-
туры, являющихся формальными записями, предназначенными для описания
функции и организации электронных систем. Функция системы определяется
как преобразование значений на входах в значения на выходах, а организация
задается перечнем связанных компонентов [1, 2].
В зависимости от метода последующей реализации проектируемой
СБИС (на основе программируемой логической интегральной схемы (ПЛИС),
базового матричного кристалла (БМК), заказной микросхемы) выбирается ком-
плекс аппаратно-программных средств САПР и наиболее удобный язык описа-
ния проекта. Следует отметить, что все современные САПР (например, Mentor
Graphics, Cadence, Altera MAX+plus II и др.) используют только языки описа-
ния, принятые в качестве международных стандартов. К ним относятся VHDL,
Verilog, AHDL и др. Наиболее гибким и универсальным из них является VHDL
(Very high speed integrated circuits Hardware Description Language - язык описа-
ния аппаратуры на основе высокопроизводительных интегральных схем), ис-
пользуемый для описания вычислительных систем любого уровня сложности и
конструктивной иерархии (микросхема, печатный модуль, блок, ЭВМ, вычис-
лительный комплекс и т.д.). Язык VHDL может быть использован на всех эта-
пах разработки электронных систем: проектирование, верификация, синтез,
тестирование, передача данных о проекте [2].
Одним из основных отличий языков описания аппаратуры и, в частно-
сти, VHDL от традиционных языков программирования (Паскаль, С++ и др.)
является возможность ветвления, распараллеливания, конвейеризации потоков
данных, без чего, как правило, невозможно проектирование высокопроизводи-
тельных СБИС. В результате при проектировании систем высокого уровня
сложности возникает необходимость использования наряду с текстовыми
VHDL-описаниями графического интерфейса, позволяющего визуализировать
параллельные потоки информации и тем самым сократить количество ошибок,
время проектирования, значительно облегчить труд разработчика. Именно та-
ким интерфейсом, а также рядом дополнительных возможностей обладает под-
система Renoir САПР FPGA Advantage Mentor Graphics, о которой и пойдет
речь в данной работе.
