ВУЗ:
Составители:
53
Рис. 37. Схема SiC-инвертора на
основе комплементарных СИТ
Рис. 38. Температурная
зависимость времени задержки
инвертора
Рис. 39. Зависимость времени
задержки инвертора от длины
канала
Рис. 40. Зависимость энергии
переключения инвертора от длины
канала
Температурная зависимость времени задержки имеет минимум при 400
o
C
(см. рис. 38). Такой характер зависимости объясняется тем, что, с одной стороны, с
повышением температуры снижается подвижность носителей и увеличивается вре-
мя пролета носителями каналов транзисторов, с другой стороны, повышение темпе-
ратуры снижает высоту потенциального барьера в канале и приводит к увеличению
термоэмиссии и тока насыщения транзисторов. В результате при температурах ниже
400
o
C превалирует составляющая времени задержки, связанная с перезарядом ем-
кости, приведенной к выходу элемента, уменьшающаяся с увеличением токов на-
сыщения. При температурах выше 400
o
C время задержки определяется в основном
временем пролета носителей в каналах транзисторов, возрастающим с повышением
температуры.
54
Уменьшение длин каналов транзисторов приводит к сокращению времени за-
держки и позволяет достичь субпикосекундных значений при L < 50 нм (см. рис.
39). Максимальная частота переключения SiC-инвертора составила 2,5 ТГц при
длине канала L = 10 нм.
Трапециевидная форма сечения каналов СИТ (см. рис. 33) приводит к тому,
что при сокращении длины канала увеличиваются емкости затвор-исток и затвор-
сток, вносящие существенный вклад в величину емкости, приведенной к выходу ЛЭ.
Увеличение емкости, приведенной к выходу, обусловливает повышение энергии
переключения элемента при сокращении длин каналов СИТ (см. рис. 40).
Следует отметить, что приведенные результаты моделирования дают пре-
дельные оценки параметров интегральных элементов на основе СИТ с барьером
Шоттки. Учет емкости межэлементных соединений позволяет получить более ре-
альные оценки. Так средняя длина соединений в современных СБИС составляет 1
мм [7]. При рассматриваемых проектных нормах 0,2 мкм и толщине проводников
0,5 мкм средняя емкость соединений, приходящаяся на один элемент, составит 40 -
50 фФ. При этом, согласно расчетам, среднее время задержки элементов составит 1 -
10 пс.
Таким образом, результаты моделирования показывают, что рассмотренные
СИТ с барьером Шоттки имеют высокую крутизну и пентодный характер ВАХ (см.
рис. 36), позволяющие создавать на их основе интегральные логические элементы с
малыми значениями задержек (1 - 10 пс, см. рис. 38, 39) и энергии переключения (4 -
40 фДж, см. рис. 40). Это позволяет сделать вывод о перспективности использова-
ния комплементарных СИТ с барьером Шоттки для проектирования сверхбыстро-
действующих СБИС.
2.4. Элементы СБИС на квантовых эффектах
Успехи в выращивании при помощи молекулярно-лучевой эпитаксии слои-
стых гетеропереходных структур с толщинами слоев до 2 – 10 нм открыли новые
возможности на пути создания интегральных транзисторов сверхвысокого быстро-
действия. Сокращение размеров активных областей менее длины волны де Бройля
для электрона позволило создавать элементы, в основу функционирования которых
положены принципы квантовой физики: туннельные транзисторы, транзисторы с
резонансным туннелированием, спиновые транзисторы, одноэлектронные транзи-
сторы, элементы квантовых компьютеров и др. [23, 28, 49].
Основным структурным элементом транзисторов с резонансным туннелиро-
ванием является двойной потенциальный барьер с квантовой ямой (ДПБ), зонные
диаграммы которого схематически показаны на рис. 41 [28].
Страницы
- « первая
- ‹ предыдущая
- …
- 25
- 26
- 27
- 28
- 29
- …
- следующая ›
- последняя »
