Субмикронные интегральные схемы: элементная база и проектирование. Рындин Е.А - 54 стр.

UptoLike

ВУЗ: 

ТТИ ЮФУ | Таганрог

Составители: 

Рубрика: 

107
характерной для первой концепции, так как множества входных данных для различ-
ных программ обработки частично перекрываются. При этом сокращается время
подготовки исходного описания, а также снижается вероятность ошибок.
4.4. Язык описания VHDL
Примером общего языка описания проектов СБИС является VHDL (VHSIC
HDL или Very High Speed Integrated Circuits Hardware Description Language), являю-
щийся формальной записью, предназначенной для описания функции и структур-
ной организации электронных систем [23, 91]. Язык VHDL в настоящее время ис-
пользуется в качестве международного стандарта описания электронных систем
любого уровня сложности (микросхема, плата, блок, ЭВМ, комплекс и др.).
VHDL поддерживает три различных стиля для описания аппаратных архитек-
тур [23, 91]:
1) структурное описание (structural description), в котором архитектура представля-
ется в виде иерархии связанных компонентов;
2) потоковое описание (data-flow description), в котором архитектура представляет-
ся в виде множества регистровых операций, каждая из которых управляется вен-
тильными сигналами (потоковое описание соответствует стилю описания, ис-
пользуемому в языках регистровых передач);
3) поведенческое описание (behavioral description), в котором преобразование опи-
сывается последовательными программными предложениями, похожими на
имеющиеся в любом современном языке программирования высокого уровня.
Все три стиля могут совместно использоваться в одной архитектуре.
В современных условиях разработчики наиболее часто используют поведен-
ческий стиль и для этого имеется много причин. Основной причиной является то,
что поведенческое описание определяет с любой желаемой степенью точности
функционирование устройства без определения его структуры. Например, разработ-
чик может подробно описать поведение системы, а проработку деталей реализации
передать другим. При использовании поведенческого стиля разработчик избегает
уклона в сторону какой-либо одной технологии реализации, то есть обеспечивается
технологическая инвариантность проекта и упрощается модернизация изделия в
будущем [23].
Одной из важных особенностей многих современных САПР СБИС является
возможность автоматической генерации VHDL-описаний. Примерами могут слу-
жить:
- программа MegaWizard Plug-in Manager в САПР MAX+plus II фирмы Al-
tera, позволяющая автоматически генерировать VHDL-описания целого
ряда арифметико-логических устройств и блоков памяти на основе ПЛИС
посредством задания их основных параметров (разрядности входных и
выходных шин, наличия стробирующих сигналов и т.д.);
108
- подсистема Renoir в САПР FPGA Advantage фирмы Mentor Graphics,
имеющая развитый графический интерфейс и позволяющая
автоматически синтезировать VHDL-код интегральных систем без
ограничения их функционального назначения, задавая выполняемую
устройством функцию в виде конечных автоматов, блок-диаграмм,
структурных схем и др.
На рис. 65 приведен пример графического представления функционирования
блока СБИС в виде конечного автомата в САПР FPGA Advantage.
Рис. 65. Графическое представления функционирования блока СБИС в виде конечно-
го автомата в САПР FPGA Advantage
Данная особенность позволяет значительно сократить время подготовки ис-
ходного описания, повысить наглядность его представления и уменьшить вероят-
ность ошибок.
4.5. Язык топологического описания CIF
Целью проектирования СБИС является топологический чертеж или файл
описания топологии интегральной схемы, выполненный в стандартном формате.
Данный формат определяет правила формализации ввода топологической информа-
ции и носит название языка описания топологии. Наиболее известным из общепри-

Страницы