Информатика 10-11. Книга 1. Теория (с задачами и решениями). Шауцукова Л.З. - 138 стр.

UptoLike

ВУЗ: 

ВСГУТУ | Улан-Удэ

Составители: 

Рубрика: 

S R Q
0 0 запрещено
0 1 1 0
1 0 0 1
1 1
хранение
бита
Проанализируем возможные комбинации значений входов R и S триггера, используя
его схему и таблицу истинности схемы ИЛИ—НЕ (табл. 5.5).
1. Если на входы триггера подать S=“1”, R=“0”, то (независимо от состояния) на
выходе Q верхнего вентиля появится “0”. После этого на входах нижнего вентиля
окажется R=“0”, Q=“0” и выход станет равным “1”.
2. Точно так же при подаче “0” на вход S и “1” на вход R на выходе появится “0”, а
на Q — “1”.
3. Если на входы R и S подана логическая “1”, то состояние Q и не меняется.
4. Подача на оба входа R и S логического “0” может привести к неоднозначному
результату, поэтому эта комбинация входных сигналов запрещена.
Поскольку один триггер может запомнить только один разряд двоичного кода, то для
запоминания байта нужно 8 триггеров, для запоминания килобайта, соответственно, 8 х
2
10
= 8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.
5.8. Что такое сумматор?
Сумматор — это электронная логическая схема, выполняющая суммирование двоичных
чисел.
Сумматор служит, прежде всего, центральным узлом арифметико-логического
устройства компьютера, однако он находит применение также и в других устройствах
машины.
Многоразрядный двоичный сумматор, предназначенный для сложения
многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных
сумматоров, с рассмотрения которых мы и начнём. Условное обозначение
одноразрядного сумматора на рис. 5.8.
Рис. 5.8 
                                 S   R       Q
                                 0   0      запрещено
                                 0   1       1      0
                                 1   0       0      1
                                             хранение
                                 1   1
                                               бита

     Проанализируем возможные комбинации значений входов R и S триггера, используя
его схему и таблицу истинности схемы ИЛИ—НЕ (табл. 5.5).

   1. Если на входы триггера подать S=“1”, R=“0”, то (независимо от состояния) на
      выходе Q верхнего вентиля появится “0”. После этого на входах нижнего вентиля
      окажется R=“0”, Q=“0” и выход станет равным “1”.
   2. Точно так же при подаче “0” на вход S и “1” на вход R на выходе появится “0”, а
      на Q — “1”.
   3. Если на входы R и S подана логическая “1”, то состояние Q и не меняется.
   4. Подача на оба входа R и S логического “0” может привести к неоднозначному
      результату, поэтому эта комбинация входных сигналов запрещена.

     Поскольку один триггер может запомнить только один разряд двоичного кода, то для
запоминания байта нужно 8 триггеров, для запоминания килобайта, соответственно, 8 х
210 = 8192 триггеров. Современные микросхемы памяти содержат миллионы триггеров.

                          5.8. Что такое сумматор?

Сумматор — это электронная логическая схема, выполняющая суммирование двоичных
чисел.


    Сумматор служит, прежде всего, центральным узлом арифметико-логического
устройства компьютера, однако он находит применение также и в других устройствах
машины.

    Многоразрядный двоичный сумматор, предназначенный для сложения
многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных
сумматоров, с рассмотрения которых мы и начнём. Условное обозначение
одноразрядного сумматора на рис. 5.8.




                                         Рис. 5.8

Страницы