История создания ПЭВМ и их программного обеспечения. Сивохин А.В - 50 стр.

   Еще одно свойство, необходимое в одних применениях и тре-
бующееся в других, − это обработка больших чисел, в особенности в
арифметических операциях с плавающей запятой с одинарной и двой-
ной точностью. Операнды с плавающей запятой имеют большую дли-
ну, а необходимый набор команд для операций над ними является
довольно сложным; для реализации стандартного набора операций с
плавающей запятой в соответствии со стандартом IEEE754 требуется
несколько тысяч транзисторов. В этих целях в 80386 имеется аппа-
ратное обеспечение совместной работы с отдельным математическим
сопроцессором. К 80386 может быть подключен математический со-
процессор либо 80287, либо более производительный 80387. Для
прикладного программного обеспечения сопроцессоры прозрачны; они
лишь расширяют архитектуру 80386 с помощью регистров, типов дан-
ных и операций, требуемых стандартом IEEE754. Комбинация 80386
и 80387 может исполнять 1,8 миллионов операций в секунду.
   32-битный процессор, работающий с частотой 16 МГц, имеет
большее быстродействие, чем большинство быстродействующих ОЗУ,
вследствие чего его производительность ограничивается временем
доступа к ОЗУ. 80386 был спроектирован так, чтобы с максимальной
эффективностью использовать как наиболее быстродействующие ста-
тические ОЗУ, так и недорогие динамические ОЗУ. Для обращения к
быстрой памяти, например, типа кэш, 80386 вырабатывает двухтакт-
ный магистральный цикл для адреса данных. Заметим, что память ти-
па кэш 80386 может иметь любой объем − от минимального полезного
4 Кбайт до максимального, охватывающего все физическое адресное
пространство. Обращение к более медленной памяти (или к устройствам
ввода/вывода) может производиться с использованием конвейерного
формирования адреса для увеличения времени установки данных после
адреса до 3 тактов при сохранении двухтактных циклов в процессоре.
   Вследствие внутреннего конвейерного формирования адреса при
исполнении команды 80386, как правило, вычисляет адрес и опреде-
ляет следующий магистральный цикл во время текущего магист-
рального цикла. Узел конвейерного формирования адреса передает
эту опережающую информацию в подсистему памяти, позволяя од-
ному блоку памяти дешифровать следующий магистральный цикл, в
то время как другой блок реагирует на текущий магистральный цикл.



                                50