Введение в архитектуру персонального компьютера. Соппа И.В. - 71 стр.

                        Системная магистраль ПК

                  8р.             Регистр             8р.                  8р.
     Регистр                      основного                      Регистр
     управления                   состояния                      данных
      7 6 5 4 3 2 1 0              7 6 5 4 3 2 1 0
                                                                                       Дисководы
     Включение          Выбор    ГОТ             FDD занят
      монитора           FDD                    Адаптер занят                            FDD
           РПР      СБР                       Режим выполнения
                                Направление
                                 передачи




                                                      1                          ST0
                                                                                 ST0
                                                 2                                 ST1
                                                                                  ST1

                            Регистры          3...8                                     ST2
                            блока       9                                                  ST3 Регистры
                            команды                                                             состояния

       Рис. 3.10. Структурная схема адаптера FDD

        Регистр основного состояния (РОС) работает только в режиме считывания и предназначен
для организации обмена информацией между адаптером FDD и процессором. При этом установка
любого из разрядов 0 – 3 данного регистра запрещает адаптеру FDD выполнять процедуры
записи/считывания. Регистр управления выполняет функции включения/выключения моторов
вращения дискеты, выбирает один из четырех FDD, осуществляет общий сброс адаптера и
доступен процессору только для записи. Регистр данных выполняет функции буферного регистра
для обмена информацией между FDD, регистрами блока команд и регистрами состояния. Через
этот регистр осуществляется стековая передача байтов команды, состояния завершения команды и
данных записи/чтения. Обмен информацией осуществляется мультибайтовой передачей между
процессором и адаптером в виде последовательности трех фаз. В первой фазе (фазе команды)
адаптер FDD получает от процессора необходимое число кодов команды и выполняет ее во второй
фазе (фазе выполнения). Результаты выполнения команды находятся в регистрах состояния ST0 –
ST3, которые доступны процессору в третьей фазе (фазе результата). В цикле обмена коды команд
и коды результата должны быть расположены в строго определенном порядке без каких-либо
сокращений. Адаптер FDD обеспечивает выполнение следующих 15 команд.
        1. Чтение данных.
        2. Чтение поля идентификатора сектора.
        3. Чтение стертых данных.
        4. Чтение дорожки.
        5. Сканирование на "равно".
        6. Сканирование на "меньше и равно".
        7. Сканирование на "больше и равно".
        8. Запись данных.
        9. Запись стертых данных.
        10. Форматировать дорожку.
        11. Поиск.
        12. Рекалибровка.
        13. Указать.
        14. Снять состояние прерывания.
        15. Снять состояние FDD.
        При выполнении команд 1, 3, 5 – 9 фаза команд состоит из последовательности 9 байтов,
которые заполняются регистрами блока команды (РБК) и выполняются. Для выполнения
остальных команд фаза команд состоит из последовательности 1 – 7 байтов, после получения
которых адаптер FDD переходит в фазы выполнения и результата. Фаза результата, как правило,
начинается с передачи информации от регистров ST0 – ST3 в микропроцессор через