Информатика. Стефанов А.М - 15 стр.

                                          29                                                                     30
нообразных операций. Для ПК в последнее время ориентируются на          ресной части команды и содержимому регистров процессорной памяти
выпуск процессоров, основная часть которых (ядро) выполняется по        вычисляет полный адрес ячейки основной оперативной памяти. По
RISC-архитектуре, а внешняя – по архитектуре CISC.                      шине адреса передается адрес, указывающий на одну из ячеек основ-
     Функционально процессор состоит из двух частей:                    ной оперативной памяти. По шине данных происходит копирование
     − операционной, содержащей устройство управления, арифмети-        данных из основной оперативной памяти в регистры процессора и об-
ко-логическое устройство (АЛУ) и процессорную память;                   ратно, а также команд из той же оперативной памяти.
     − интерфейсной, содержащей адресные регистры процессорной              АЛУ предназначено для выполнения арифметических и логиче-
памяти, блок регистров команд, схему управления системной шиной и       ских операций над данными. Функционально АЛУ (рис. 4.4) состоит
портами. Регистры – сверхбыстродействующие ячейки памяти. Порт –        обычно из двух регистров, сумматора и местного устройства управле-
аппаратура сопряжения, позволяющая подключить к данному устрой-
ству другое устройство.




                                                                                  Шина данных
     Упрощенная функциональная схема устройства управления пока-




                                                                                                                                     Шина управления
зана на рис. 4.3. В регистре команд хранится код команды. Расположен                               Регистр 1 (аккумулятор)
                                                                                                                                УУ
                      Шина управления                                                                Регистр 2
                                                    От процессорной
                      ПЗУ микропрограмм             памяти                                                Сумматор

                                                                                                Рис. 4.4. Функциональная схема АЛУ
                         Дешифратор     Узел формиро-     Шина адреса
                          операций       вания адреса                   ния (УУ). Сумматор – вычислительная схема, выполняющая процедуру
                                                                        сложения двоичных чисел. Сумматор имеет разрядность двойного ма-
        Шина данных




                                                                        шинного слова. Регистр 1 (Рг1) имеет разрядность двойного слова, а
                             КОП Адреса операндов                       регистр 2 (Рг2) – разрядность слова. При выполнении операций в Рг1
                                Регистр команд                          помещается первый операнд, а по завершении операции – результат; в
                                                                        Рг2 – второй операнд.
                                                                              Принимать информацию с шины данных могут оба регистра, а
                                                                        выдавать в нее информацию – только Рг1. УУ принимает по шине
                                                                        управления управляющие сигналы от устройства управления процес-
  Рис. 4.3. Упрощенная функциональная схема устройства управления       сора и преобразует их в сигналы для управления работой регистров и
он в блоке регистров команд интерфейсной части процессора. Дешиф-       сумматора. АЛУ выполняет арифметические операции только над це-
ратор операций – логический блок, активизирующий в соответствии с       лыми двоичными числами. Выполнение операций над числами с пла-
поступающим из регистра команд кодом операции (КОП) один из             вающей запятой и над двоично-десятичными числами осуществляется
множества имеющихся у него выходов. Постоянное запоминающее             с привлечением математического сопроцессора.
устройство (ПЗУ) микропрограмм хранит в своих ячейках управляю-              Процессорная память имеет небольшую емкость, но чрезвычайно
щие сигналы (импульсы), необходимые для выполнения в блоках ПК          высокое быстродействие (время обращение измеряется наносекунда-
операций обработки информации. Импульс, сформированный дешиф-           ми). Она предназначена для хранения информации, непосредственно
ратором операций, считывает из ПЗУ микропрограмм необходимую            участвующей в ближайших вычислениях. Процессорная память состо-
совокупность управляющих сигналов, которая передается через шину        ит из быстродействующих регистров с разрядностью не меньшей ма-
(группа проводников) управления во все блоки машины. Узел форми-        шинного слова, которые разделяются на специальные регистры и реги-
рования адреса (находится в интерфейсной части процессора) по ад-       стры общего назначения. В специальных регистрах хранятся различ-