Архитектуры процессоров. Ульянов М.В. - 57 стр.

UptoLike

ВУЗ: 

МИРЭА | Москва

Составители: 

Рубрика: 

- 57 -
жаются значительными по объему буферами памяти. Следующая отмечаемая
тенденция - появление иерархии и специализации шин - системная шина, ло-
кальная шина, периферийная шина.
Синхронизация в архитектуре с общей шиной может быть обеспечена как
использованием аппарата прерываний, так и временным опросом контроллеров
со стороны центрального процессора. Обработка особых ситуаций функцио-
нально возложена на операционную
систему, получающую информацию об
операции ввода/вывода по шинам управления и данных.
10.5 Архитектура ввода/вывода с общей памятью
Стремление универсально выполнять операции доступа, как к внешним,
так и к внутренним устройствам привела в рамках архитектуры процессора пе-
ресылок к идее объединения адресного пространства не только внутри процес-
сора и оперативной
памяти, но и на уровне буферов устройств ввода/вывода -
рис 10.3.
Архитектура ввода/вывода с общей памятью
Рис 10.3
Таким образом, процессор обращается к устройству, просто пересылая
данные в соответствующий буфер. Однако такая архитектура требует ряда спе-
циальных решений по синхронизации и обработке особых ситуаций.
Память
процессора
Буфер
устройства
ввода/вывода
Буфер
Буфер
Устройство
ввода/вывода
Контроллер
Сквозное адресное пространство
Оперативная
память
Контроллеры 
                                                                  - 57 -

жаются значительными по объему буферами памяти. Следующая отмечаемая
тенденция - появление иерархии и специализации шин - системная шина, ло-
кальная шина, периферийная шина.
      Синхронизация в архитектуре с общей шиной может быть обеспечена как
использованием аппарата прерываний, так и временным опросом контроллеров
со стороны центрального процессора. Обработка особых ситуаций функцио-
нально возложена на операционную систему, получающую информацию об
операции ввода/вывода по шинам управления и данных.
10.5 Архитектура ввода/вывода с общей памятью
      Стремление универсально выполнять операции доступа, как к внешним,
так и к внутренним устройствам привела в рамках архитектуры процессора пе-
ресылок к идее объединения адресного пространства не только внутри процес-
сора и оперативной памяти, но и на уровне буферов устройств ввода/вывода -
рис 10.3.
                                              Архитектура ввода/вывода с общей памятью

                                                       Память
             Сквозное адресное пространство




                                                     процессора

                                                    Оперативная             Устройство
                                                      память               ввода/вывода


                                                       Буфер
                                                     устройства             Контроллер
                                                    ввода/вывода

                                                    Буфер                  Контроллеры
                                                    Буфер

                                                              Рис 10.3
      Таким образом, процессор обращается к устройству, просто пересылая
данные в соответствующий буфер. Однако такая архитектура требует ряда спе-
циальных решений по синхронизации и обработке особых ситуаций.

Страницы