Силовая электроника. Усольцев В.К. - 12 стр.

UptoLike

Составители: 

Рубрика: 

12
нератором тактовых импульсов и двухступенчатого дешифратора. Первая ступень
дешифратора (микросхемы DD2, DD3) преобразует двоичный код счетчика в еди-
ничный и обеспечивает сброс счетчика из 12-го в нулевое состояние. Вторая сту-
пень дешифратора (DD5,,DD9) формирует управляющие сигналы для силовых
транзисторов инвертора. Для отпирания транзисторов VT1, VT3, VT5 требуются
дополнительные согласующие транзисторы VT7, VT8, VT9.
Исследование работы схемы управления является целью лабораторной ра-
боты, поэтому ниже дается описание работы только отдельных элементов.
Микросхема 7469 (два 4-х разрядных двоичных счетчика)
Микросхема состоит из двух независимых 4-х раз-
рядных нереверсивных суммирующих двоичных счетчиков.
Первый триггер первого счетчика не связан внутри микро-
схемы со вторым триггером (то есть может работать неза-
висимо).
Назначение выводов:
VCC положительное напряжение питания (5В);
GND общая точка напряжения питания;
1CLKA, 1CLKB счетные входы первого и второго триггера первого двоичного
счетчика (счет по заднему фронту импульса);
2CLK счетный вход второго двоичного счетчика;
1CLR, 2CLR входы установки нуля (установка осуществляется нулевым
уровнем);
1QA,,1QD, 2QA,,2QD выходы счетчиков (Амладший, Dстарший).
Микросхема 7442 (дешифратор двоично-десятичного кода в инвертиро-
ванный единичный)
Назначение выводов:
A, B, C, D входы двоично-десятичного кода;
0, 1,, 9 выходы единичного кода.
На выходе, номер которого соответствует входному
коду, сигнал нулевого уровня, а на остальных выходах еди-
ничного уровня.
Микросхема 7430 (8-входовой элемент И-НЕ)
A, B,,H входы элемента;
Y выход.
Реализуемая функция HBAHBAY ΥΥΥ ...&...&& == .
Элемент И-НЕ можно считать элементом ИЛИ для инверти-
рованных значений входных переменных.
                                     12

нератором тактовых импульсов и двухступенчатого дешифратора. Первая ступень
дешифратора (микросхемы DD2, DD3) преобразует двоичный код счетчика в еди-
ничный и обеспечивает сброс счетчика из 12-го в нулевое состояние. Вторая сту-
пень дешифратора (DD5,…,DD9) формирует управляющие сигналы для силовых
транзисторов инвертора. Для отпирания транзисторов VT1, VT3, VT5 требуются
дополнительные согласующие транзисторы VT7, VT8, VT9.
      Исследование работы схемы управления является целью лабораторной ра-
боты, поэтому ниже дается описание работы только отдельных элементов.
     Микросхема 7469 (два 4-х разрядных двоичных счетчика)

                           Микросхема состоит из двух независимых 4-х раз-
                      рядных нереверсивных суммирующих двоичных счетчиков.
                      Первый триггер первого счетчика не связан внутри микро-
                      схемы со вторым триггером (то есть может работать неза-
                      висимо).
                           Назначение выводов:
                      VCC – положительное напряжение питания (5В);
GND – общая точка напряжения питания;
1CLKA, 1CLKB – счетные входы первого и второго триггера первого двоичного
счетчика (счет по заднему фронту импульса);
     2CLK – счетный вход второго двоичного счетчика;
     1CLR’, 2CLR’ – входы установки нуля (установка осуществляется нулевым
уровнем);
     1QA,…,1QD, 2QA,…,2QD – выходы счетчиков (А– младший, D– старший).
     Микросхема 7442 (дешифратор двоично-десятичного кода в инвертиро-
ванный единичный)

                     Назначение выводов:
                     A, B, C, D – входы двоично-десятичного кода;
                     0, 1,…, 9 – выходы единичного кода.
                           На выходе, номер которого соответствует входному
                     коду, сигнал нулевого уровня, а на остальных выходах еди-
                     ничного уровня.

                          Микросхема 7430 (8-входовой элемент И-НЕ)

                    A, B,…,H – входы элемента;
                    Y – выход.
                    Реализуемая функция Y = A & B & ... & H = A Υ B Υ ... Υ H .
                    Элемент И-НЕ можно считать элементом ИЛИ для инверти-
                    рованных значений входных переменных.