Недетерминированные автоматы в проектировании систем параллельной обработки. Вашкевич Н.П. - 141 стр.

   a12     0    1     0     1      1     0   1   1   1   0   1   1   1   1

При кодировании адресов НК, как было отмечено выше, необходимо
учитывать наличие в таблице истинности полных событий, которые
отмечены одинаковыми выходными сигналами. Для нашего примера это три
группы полных событий:
                         (a3 , a7 , a8 ), (a 4 , a6 , a11 ), (a10 , a12 ).
Для каждой группы таких полных событий предусматривается свой
индивидуальный код адреса НК. Для произвольного кодирования адресов НК
из таблицы соответствия следует, что адрес НК можно сформировать
комбинационной схемой, реализующей три не полностью определенных
булевых функций: p1 , p2 , p3 .
Для нашего примера функции p1 , p2 и p3 не определены на 51-ом наборе
значений переменных S0 , S1 , … , S5 . Используя диаграммы Вейча для
минимизации указанных не полностью определенных функций, получим
следующие представления их в ДНФ:
                p1  S 5  S1S 3  S1 S 3 S 4  S 2 S 3 S 4 ,
                p2  S 4  S 2 S 3  S 5 ,                           (5.15)
                 p1  S 2  S1 S 3 S 5  S 3 S 4 .
Блок формирования адреса НК может быть построен на ЛЭ, например, ПЛМ,
на основе использования многовыходных булевых функций типа (5.15).
В том случае, если исходный управляющий алгоритм содержит, как было
отмечено в п. 5.3.2. и другие сложные управляющие конструкции, то
структуру системы МПУ для таких управляющих алгоритмов целесообразно
строить на основе использования типовых блоков микропрограммного
управления (БМУ) с двухуровневой реализацией системы МПУ. Для таких
блоков БМУ программа работы управляющего алгоритма будет представлена
в управляющей памяти (УП), а блок формирования адреса следующей
микрокоманды (ФАМК) расширяется за счет организации в нем
многоальтернативных переходов. В основу построения блока,
обеспечивающего многоальтернативные переходы с высокой скоростью,
может быть использован принцип построения блока формирования частных
событий, рис. 5.9. Если адреса нанокоманд будут представлены в УП в
каждой микрокоманде [2], то обобщенная схема структуры системы МПУ
будет иметь следующий вид, рис. 5.11. Подобная структурная организация
двухуровневой системы МПУ используется, например, в микропроцессоре
МС 68010 фирмы «Моторола» [48].




                                                                              141