Основы арифметики цифровых процессоров. Вашкевич Н.П - 34 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

33
Рис. 4.3. Функциональная схема ОА для операции сложения
параллельным способом
Р1 – регистр для хранения операнда X;
РСМ – регистр для хранения операнда Y, а затем для хранения
полученной суммы S;
0…(n–1) – разрядность регистра (процессора);
МS – мультиплексор (это схема, имеющая управляющие входы,
несколько информационных входов и только один информационный
выход. В зависимости от значения управляющих входов в каждый
момент времени только один информационный вход подключается к
выходу);
СМ – n-разрядный сумматор, который может работать или в до-
полнительном, или в обратном коде;
СФФ – схема формирования флагов;
РФ – четырехбитный регистр флагов (содержит 4 бит);
СF – флаг переноса (carry flag); 
      Рис. 4.3. Функциональная схема ОА для операции сложения
                       параллельным способом
   Р1 – регистр для хранения операнда X;
   РСМ – регистр для хранения операнда Y, а затем для хранения
полученной суммы S;
   0…(n–1) – разрядность регистра (процессора);
   МS – мультиплексор (это схема, имеющая управляющие входы,
несколько информационных входов и только один информационный
выход. В зависимости от значения управляющих входов в каждый
момент времени только один информационный вход подключается к
выходу);
   СМ – n-разрядный сумматор, который может работать или в до-
полнительном, или в обратном коде;
   СФФ – схема формирования флагов;
   РФ – четырехбитный регистр флагов (содержит 4 бит);
   СF – флаг переноса (carry flag);


                                33

Страницы