Синтез и отладка алгоритмов функционирования цифровых устройств управления - 34 стр.

ся к этому шагу невозможно и ниже приводится лишь пример обнаружения
цепочки z3z2z1 во входной последовательности (рис. 3.4).




                                                            сигнал
искомая                                                  обнаружения
цепочка




                                  Рис. 3.4


                3.2    Автомат-преобразователь
   Разработать для вычисления арифметического выражения
Y=A+B+C+D+E цифровое устройство, реализующее максимально возмож-
ный параллельный алгоритм (по критерию минимума времени вычисления)
на уровне регистровых передач. Операнды A, B, C, D, E представлены в до-
полнительном коде, результат Y также должен быть получен в дополни-
тельном коде. Формат операндов – однобайтовые целые числа, левый раз-
ряд – знаковый. Число входных шин устройства равно пяти, а выходная шина
одна.
   При разработке алгоритма ЦУ не будем учитывать возможные исключи-
тельные ситуации (переполнение при сложении) из-за ограниченного объё-
ма методических указаний.
   На первом шаге выполним "словесное" проектирование устройства и
алгоритма его работы.
   Так как на входных шинах устройства можно установить значение всех
пяти слагаемых, то распараллелим вычисление выражения на две ветви:
(A+B) и (C+D+E). По завершении вычислений в ветвях произведем сумми-
рование полученных результатов. Для этого в устройстве предусмотрим два
сумматора накапливающего типа. К входу первого сумматору через муль-
типлексор подключим две входные шины, а к входу второго — три. Итого-
вое суммирование выполним на первом сумматоре, для чего к его входу
подключим выход второго сумматора. Этим словесным описанием в общем


                                   34