Синтез и отладка алгоритмов функционирования цифровых устройств управления - 37 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

37
S0(Y0)
RSM1:=0
S11(Y1)
MS1=DI1
RSM1:=RSM1+DI1
S12(Y2)
MS1=DI2
RSM1:=RSM1+DI2
S13(Y3)
S1K(Ye)
S2K
RSM2:=0
S21(Y4)
MS2=DI3
RSM2:=RSM2+DI3
S22(Y5)
MS2=DI4
RSM2:=RSM2+DI4
S23(Y6)
MS2=DI5
RSM2:=RSM2+DI5
S24(Y7)
S2K(Ye)
S1K
C
MS2=RSM1
RSM2:=RSM2+RSM1
S1(Y8)
SK(Ye)
Рис. 3.6 
                      S0(Y0)




   RSM1:=0                            RSM2:=0
   S11(Y1)                            S21(Y4)




   MS1=DI1                            MS2=DI3
RSM1:=RSM1+DI1                     RSM2:=RSM2+DI3
   S12(Y2)                            S22(Y5)



   MS1=DI2                            MS2=DI4
RSM1:=RSM1+DI2                     RSM2:=RSM2+DI4
   S13(Y3)                            S23(Y6)



                                      MS2=DI5
   S1K(Ye)                         RSM2:=RSM2+DI5
                                      S24(Y7)




     S2K                              S2K(Ye)




                                        S1K




                        C




                    MS2=RSM1
                 RSM2:=RSM2+RSM1
                      S1(Y8)




                     SK(Ye)




                       Рис. 3.6



                       37

Страницы