Микроконверторы фирмы Analog Devices в микропроцессорных приборных комплексах. Виноградов А.Б - 74 стр.

UptoLike

ВУЗ: 

УлГТУ | Ульяновск

Составители: 

Рубрика: 

74
будет производиться, если оно разрешено. Конец передачи (генерация преры-
вания) фиксируется по моменту приема восьми синхроимпульсов, если бит
СРНА установлен, или по моменту установки сигнала на входе SS/, если бит
СРНА сброшен.
1.13. Последовательный интерфейс,
совместимый с I
2
C
МК аппаратно поддерживает обмен по двухпроводному последователь-
ному интерфейсу, совместимому со стандартом I
2
C. Для более детального озна-
комления с I
2
C рекомендуется обратиться к [5], а применительно к семейству
микроконверторов ADuC8XX – к [6]. Интерфейс I
2
C использует те же выводы
микросхемы и внутреннюю логику, что и встроенный в МК интерфейс SPI. Вы-
бор (разрешение работы) одного из этих двух интерфейсов может быть произ-
веден программно, путем установки или сброса бита SPE специального регист-
ра SPICON. Интерфейс I
2
C можно программно сконфигурировать как «про-
граммный ведущий» или как «аппаратный ведомый». В режиме «программный
ведущий» обмен данными возможен на скоростях до 140 кбит/с, а в режиме
«аппаратный ведомый» – до 3,4 Мбит/с. Имеющиеся на кристалле цепи фильт-
рации подавляют выбросы на линиях интерфейса SDATA и SCLOCK длитель-
ностью менее 50 нс с целью предотвращения ошибок при обмене.
Для организации шины I
2
C используются линии, которые, в общем слу-
чае, должны быть «подтянуты» к «плюсу» источника питания с помощью
внешних нагрузочных резисторов, как это показано на рис. 1.23. В МК «подтя-
гивающие» резисторы уже имеются на кристалле, однако, по замечанию произ-
водителя, в системах с нескольким «ведомыми» могут понадобиться дополни-
тельные внешние резисторы. Интерфейс МК, совместимый с I
2
C, использует
следующие выводы микроконвертора:
Рис. 1.23. Организация интерфейса I
2
C

Страницы