ВУЗ:
Составители:
79
имеющим линии с открытым стоком. Управление состоянием порта осуществ-
ляется путем записи в специальный регистр P0 (адрес 80h). Если в бит регистра
P0 записать логическую единицу, то соответствующая этому биту линия порта
0 будет выходом с открытым стоком и «плавающим» уровнем собственного на-
пряжения. В таком состоянии линии порта 0 можно использовать в качестве
входов с высоким входным импедансом. Для корректной передачи линиями
порта 0 высокого логического уровня при использовании их в качестве выходов
необходимо подключение к этим линиям внешних резисторов, «подтягиваю-
щих» линии к «плюсу» источника питания. Помимо функций ввода-вывода
общего назначения порт 0 мультиплексирован с младшими восемью разрядами
магистрали адресов и данных, используемой при обращении к внешней памяти
программ или данных. При работе в режиме обращения к внешней памяти порт
использует внутренние схемы «подтягивания» к «плюсу» питания, если требу-
ется генерировать в магистраль высокие логические уровни.
Порт 1 также является 8-битным портом, управляемым путем записи в
специальный регистр P1 (адрес 90h). Линии порта 1 разделяются на две группы.
Р1.0 и Р1.1 являются двунаправленными цифровыми линиями ввода-вывода с
внутренними резисторами, «подтягивающими» к «плюсу» питания. Если в би-
ты Р1.0 и Р1.1 регистра P1 записаны логические «единицы», на соответствую-
щих им выходах порта 1 будут высокие уровни, обусловленные наличием
«подтягивающих» резисторов. В таком состоянии эти линии можно использо-
вать и как входы, однако, если источником внешнего сигнала низкого уровня
является просто подключение к общему проводу, то через внутренние «подтя-
гивающие» резисторы во внешние цепи из МК потечет ток. Если в биты P1.0 и
P1.1 регистра P1 записаны логические «нули», то на соответствующим выходах
порта 1 будут низкие уровни. В таком состоянии эти выходы способны прини-
мать втекающий ток 10 мА, в то время как прочие линии этого и других портов
способны принимать втекающий ток только до 1,6 мА.
Оставшиеся линии порта 1 (Р1.2 – Р1.7) можно программно сконфигури-
ровать только как аналоговые входы (входы АЦП), аналоговый выход (выход
ЦАП) или цифровые входы. По умолчанию после сброса эти линии конфигури-
руются как аналоговые входы, т. е. логические «единицы» записываются в со-
ответствующие биты регистра P1. При записи логического «нуля» в бит регист-
ра P1 соответствующая ему линия порта 1 конфигурируется как цифровой вход
с высоким входным импедансом.
В табл. 1.24 указаны альтернативные функции линий порта 1.
Таблица 1.24
Альтернативные функции линий порта P1
Линия порта Альтернативная функция
Р1.0 Т2 (внешний вход таймера-счетчика 2)
Р1.1 Т2ЕХ (вход захвата/перезагрузки таймера-счетчика 2)
Порт 2 является двунаправленным портом с внутренними «подтягиваю-
Страницы
- « первая
- ‹ предыдущая
- …
- 77
- 78
- 79
- 80
- 81
- …
- следующая ›
- последняя »
