Аналого-цифровое преобразование аудио сигналов. Вологдин Э.И. - 44 стр.

UptoLike

ВУЗ: 

СПбГУТ | Санкт-Петербург

Составители: 

Рубрика: 

44
порядка интегратора достигается необходимое значение SNR 120…140 дБ. Однако, с по-
вышением частоты дискретизации увеличивается и скорость цифрового потока, что при-
водит к уменьшению времени записи на дисковом носителе. Поэтому приходиться искать
компромисс между значениями частоты дискретизации и порядком интегратора. В на-
стоящее время в качестве такого компромисного решения принят коэффициент передис-
кретизации равным 64. Из графиков на рис.5.7. видно, что при таком значении K
os
от-
ношение сигнал шум 120 дБ достигается только при использовании SDM не менее 3 по-
рядка.
На рис.5.8. приведена упрощенная схема 1-бит SDM первого порядка. В этой схеме
используется аналоговая передискретизация, поэтому частота дискретизации выбирается
в 2
x
выше одной из стандартных частот 44,1 или 48 кГц. При Kos = 64 и f
s
= 48 кГц f
sk
=
3,072 МГц. Аналоговый сигнал подается на вход модулятора через антиэлайзинговый
фильтр, в качестве которого может использоваться простейший RC-интегратор, так как
требуется подавлять частоту Найквиста (1,5 МГц) и выше.
В этой схеме нет классического дискретизатора, выполняющего функцию амплитуд-
но-импульсной модуляции, отсутствует устройство выборки и хранения, но работа всех
узлов тактируется частотой дискретизации. В качестве одноразрядного квантователя ис-
пользуется компаратор, который формирует выходной сигнал положительной полярно-
сти только при условии, что входное напряжение выше нуля. В приведенной схеме за-
держка на один такт осуществляется D- триггером, на счетный вход которого подается
сигнал с частотой дискретизации
sk
f
. Этот же триггер выполняет
функцию дискретизатора. В таком варианте исполнения при ана-
лого-цифровом преобразовании сначала производится квантова-
ние, а потом дискретизация. Одноразрядный ЦАП преобразует
однополярный выходной сигнал D-триггера в двух полярный.
В соответствии с приведенным алгоритмом в начале каждого
такта дифференциальный усилитель вырабатывает на своем вы-
ходе разностный сигнал ―a‖ между входным напряжением ―V‖ и
выходным напряжением одноразрядного ЦАП. Интегратор до-
бавляет напряжение ―a‖ к своему выходному напряжению, сформированном в предыду-
щем такте. Это новое напряжение ―b‖ подается на вход компаратора нуля. На выходе
компаратора формируется логическая 1, если b > 0 и логический 0, если b < 0. Временная
диаграмма, поясняющая работу всех узлов АЦП при напряжении на входе +0,6 В приве-
дена на рис. 5.9.
Выходной сигнал компаратора, называемый DSD (Direct Stream Digital), однополяр-
ный в виде непрерывной последовательности логических 1 и 0 без разделения их на сим-
волы и блоки. По цепи обратной связи этот цифровой поток формирует выходной сигнал
j 1 j 1 j 1
j 1 j j 1
j1
j1
j1
j
j1
j
Алгоритм работы :
a V d
b b a
1; b 0
c
0; b 0
1; c 0
d
1; c 0
Одноразрядный АЦП
Рис.5.8. Функциональная схема сигма-дельта модулятора первого порядка
Обратная связь
Аналоговый
вход
sk s
Частота
выборок f 64 f
Компаратор
нуля
Дифференциальный
усилитель
d
a
b
c
V
Одноразрядный
ЦАП
Антиэлайзинговый
фильтр
Интегратор
D
C
Q
D триггер
e

Страницы