Аналого-цифровое преобразование аудио сигналов. Вологдин Э.И. - 48 стр.

UptoLike

Составители: 

48
Хотя модели аналогового и цифрового модуляторов 1 порядка совершенно одинако-
вы, при практической реализации их функциональные схемы существенно различны. В
первом - интегратор находится в цепи прямой связи, а во втором в цепи обратной связи.
Функции реквантователя при цифро-аналоговом преобразовании выполняет компаратор
нуля. Он преобразует q-разрядные выборки в непрерывный двоичный поток.
В приведенной на рис.5.13 схеме цифрового SDM 1 порядка на один из входов
дифференциального усилителя подается цифровой q разрядный ИКМ сигнал U(q,f
s
) с час-
тотой выборок f
s
. Однако, в соответствии с ранее принятыми условиями анализа, он пред-
ставляется в виде последовательности выборок ЗС, формирующих ступенчатый сигнал
(рис.5.14). В дифференциальном усилителе производится сравнение его с опорным им-
пульсным сигналом D
r
(f
sk
) с высокой частотой дискретизации
sk os s
f K f
. Этот сигнал
формируется интегратором, на вход которого подается сигнал D-триггера, сдвинутый по
времени относительно входного на 1 такт. Отрицательная обратная связь стремится урав-
нять среднее значение выходного сигнала с входным.
Если опорный сигнал c интегратора меньше входного на выходе компаратора форми-
руется логическая 1 и опорный сигнал увеличивается. Этот процесс повторяется в тече-
ние периода T
s
, пока опорный сигнал не станет больше входного. Тогда выходной сигнал
дифференциального усилителя становится меньше нуля ( < 0), на выходах компаратора
и D-триггера формируется логический 0, поэтому опорный сигнал начинает уменьшаться.
sk
DSD(f )
0
0
1
1
1
1
0
Полусинусоида
Выходной сигнал интегратора
Выходной сигнал ЦАПа в одноразрядном двоичном коде
sk s os
T T / K
Время
s
Входной сигнал полусинусоида после дискретизации
с периодом T и 6 уровневым квантованием
os
K4
r sk
D (f )
sk
D(q,f )
Рис.5.14. Временная диаграмма работы одноразрядного ЦАПа
Рис.6.13. Функциональная схема 1 бит ЦАП на основе - модулятора 1 порядка
Обратная связь
Цифровой
вход
sk s
Частота
выборок f 64 f
Цифровой
выход DSD
Компаратор
нуля
Дифференциальный
усилитель
r sk
U (f )
k sk
U (f )
s
U(q,f )
Интегратор
D
C
Q
D триггер