Основы цифрового звука: Компьютерный практикум. Вологдин Э.И. - 135 стр.

UptoLike

ВУЗ: 

СПбГУТ | Санкт-Петербург

Составители: 

Рубрика: 

135
пряжения сигналов на выходе ЦАП должны быть равны максимально возможным значе-
ниям входного сигнала.
Выходной сигнал D- триггера, называемый DSD (Direct Stream Digital), представляет
собой последовательность логических 1 и 0 без разделения их на символы и блоки. По це-
пи обратной связи этот цифровой поток формирует выходной сигнал одноразрядного
ЦАПа. Этот сигнал сдвинут по времени на один такт. Если на выходе компаратора логи-
ческая единица формируется импульсный сигнал положительной полярности, а если 0, то
отрицательной.
У компаратора нет порога квантования, поэтому из-за собственных шумов при отсут-
ствии входного сигнала выходной сигнал на выходе триггера представляет собой после-
довательность 1 и 0 с частотой дискретизации и равными вероятностями их появления.
Это шум с дискретным спектром.
В случае синусоидального входного сигнала, в двоичной последовательности на вы-
ходе положительным и отрицательным значениям синусоидального сигнала соответствует
большая плотность логических 1 и 0 соответственно. Если в этом сигнале убрать посто-
янную составляющую, то тогда он имеет вид, приведенный на рис.13.
Таким образом, с помощью компаратора входной АИМ сигнал не квантуется, а преоб-
разуется во время-импульсную модуляцию (ВИМ), при которой мгновенные значения
входного сигнала преобразуются в дискретные интервалы времени в виде модуляции по
плотности логических 1 и нулей. Чем больше положительное значение сигнала, тем выше
плотность 1. Чем больше отрицательное значение сигнала, тем выше плотность 0. При
этом среднее значение длительности этих интервалов, изменяющееся во времени, опре-
деляет передаваемый ЗС. Его можно выделить с помощью простейшего ФНЧ.
Хотя математические модели аналогового и цифрового 1 бит модуляторов 1 по-
рядка совершенно одинаковы, их функциональные схемы различны. Главное отличие в
том, что на вход 1 бит ЦАПа поступает много разрядный цифровой сигнал, а квантова-
тель на основе цифрового компаратора осуществляет его реквантование, то есть преобра-
зует в однобитовый цифровой поток. Если в 1 бит АЦП аналоговый интегратор находит-
ся в цепи прямой связи, то в 1 бит ЦАП цифровой интегратор находится в цепи обрат-
ной связи.
В приведенной на рис.14 схеме цифрового 1 бит модулятора 1 порядка на один
из входов дифференциального усилителя подается цифровой q разрядный ИКМ сигнал
Рис.13. DSD сигнал на выходе D- триггера
Рис.14. Функциональная схема 1 бит ЦАП на основе - модулятора 1 порядка
Обратная связь
Цифровой
вход
sk s
Частота
выборок f 64 f
Цифровой
выход DSD
Компаратор
нуля
r sk
U (f )
k sk
U (f )
s
U(q,f )
Интегратор
D
C
Q
D триггер

Страницы