Сигма дельта модуляция в цифровой аудиотехнике. Вологдин Э.И. - 25 стр.

UptoLike

ВУЗ: 

СПбГУТ | Санкт-Петербург

Составители: 

Рубрика: 

25
Разностный сигнал
j
E
это мгновенная ошибка квантования, она не может быть
равна нулю. Сигнал на выходе интегратора
j
B
это накопленная за два такта ошибка
квантования, ее среднее значение. При квантовании этой ошибки важно только она
больше или меньше нуля. При сигма дельта модуляции ошибки квантования
j
E
и
накопленная ошибка
j
B
- это ошибки грубого квантования, но они играют очень важную
роль, так как формируют цифровую ШИМ, при которой осуществляется квантование уже
квантованых сигналов с более высокой точностью точностью.
В приведенной схеме задержка на один такт осуществляется D- триггером, на счет-
ный вход которого подается сигнал с частотой дискретизации
sk
f
. Этот же триггер вы-
полняет функцию дискретизатора. В таком варианте исполнения при аналого-цифровом
преобразовании сначала производится двухуровневое квантование, а потом дискретиза-
ция. Одноразрядный ЦАП преобразует однополярный выходной сигнал D-триггера в двух
полярный. Амплитуды сигналов на выходе ЦАП должны быть очень точно равны макси-
мально возможным значениям входного сигнала.
В сигма дельта модуляторе 1 порядка интегратор – это RC цепочка. Конденсатор этой
цепочки заряжается быстро, а разряжается медленно.
Пусть в исходном состоянии: уровень входного синусоидального сигнала близок к
нулю, а напряжение на выходе интегратора чуть ниже или равно нулю, и оно квантуется
как «
1
», тогда
1
0, 0, 1, 1, ,
j j j j j j
B C D R V R
В соответствии с приведенным на рис.30. алгоритмом работы сигма-дельта модулято-
ра в начале каждого цикла работы ШИМ дифференциальный усилитель вырабатывает на
своем выходе разностный сигнал
1j
E
между входным напряже-
нием
j
V
и выходным напряжением одноразрядного ЦАП
j
R
.
При положительных напряжениях ЗС во время служебных
интервалов времени, длительностью один такт, конденсатор инте-
гратора быстро заряжается от сравнительно больших положитель-
ных ошибок квантования
0j
E
, достигающих величины . В про-
межутке между этими интервалами он медленно разряжается, так
как подразряжается относительно малыми отрицательными ошиб-
ками квантования
j
E
, величина которых не превышает
.
Напряжение с интегратора
j
B
подается на вход компаратора
нуля. Компаратор срабатывает только при условии, что
0
j
B
,
когда конденсатор интегратора разрядится.. Это может произойти на следующем такте
или через несколько тактов, в зависимости от уровня квантуемого сигнала, когда выпол-
нится приведенное условие. Тогда на выходе компаратора напряжение становится рав-
ным 0. С задержкой D-триггер и ЦАП формируют логический 0. В результате сравнения
на выходе дифференциального усилителя возникает положительный сигнал ошибки
1j
E
и снова все повторяется и это иллюстрируется рис.31. На этом рисунке шаг квантования
принят равным 2 В, поэтому все ошибки квантования вдвое больше.
1
1
1
1
1
,
,
1; 0
,
0; 0
1; 0
,
0; 0
1; 0
1; 0
j j j
j j j
j
j
j
j
j
j
j
j
j
E V R
B R E
B
C
B
C
D
C
C
R
C
Рис.30. Алгоритм
работы 1 бит SDM

Страницы