Сигма дельта модуляция в цифровой аудиотехнике. Вологдин Э.И. - 30 стр.

UptoLike

ВУЗ: 

СПбГУТ | Санкт-Петербург

Составители: 

Рубрика: 

30
Эквивалентные схемы 1 бит модуляторов, используемых в АЦП и ЦАП соверше-
но одинаковы. При практической реализации 1 бит SDM отличаются тем, что в них все
элементы за исключение триггера аналоговые, а в 1 бит SDM все элементы цифровые, 1
бит ЦАП заменен DDC (Direct Digital Converter). Этот элемент осуществляет реквнтова-
ние цифровых сигналов, при котором уменьшается число разрядов кодовых слов- отбра-
сываются младшие разряды. Такая операция называется truncating.
В приведенной на рис.38. схеме цифрового SDM 1 порядка на один из входов диффе-
ренциального усилителя подается цифровой q разрядный ИКМ сигнал
( , )
sk
U q f
с часто-
той выборок
sk os s
f K f
. В дифференциальном усилителе производится сравнение его
с опорным импульсным сигналом
()
R sk
Df
также с частотой дискретизации
sk
f
. Этот
сигнал формируется интегратором, на вход которого подается сигнал D-триггера, сдви-
нутый по времени относительно входного на 1 такт. Отрицательная обратная связь стре-
мится уравнять среднее значение выходного сигнала с входным.
На рис.39 приведена диаграмма работы 1бит ЦАП. Если при сравнении опорный сиг-
нал c интегратора меньше входного на выходе компаратора формируется логическая 1 и
опорный сигнал увеличивается. Этот процесс повторяется в течение периода T
s
, пока
опорный сигнал не станет больше входного. Тогда выходной сигнал дифференциального
усилителя становится меньше нуля ( < 0), на выходах компаратора и D-триггера фор-
мируется логический 0, поэтому опорный сигнал начинает уменьшаться. Выходная после-
sk
DSD(f )
0
0
1
1
1
1
0
Выходной сигнал интегратора
Выходной сигнал ЦАПа в одноразрядном двоичномкоде
s
T
sk s os
T T / K
Время
s
Входной сигнал полусинусоида после дискретизации
с периодом T и 6 уровневым квантованием
os
K4
r sk
D (f )
sk
D(q,f )
Рис.39. К вопросу работы одноразрядного ЦАПа
Рис.38. Функциональная схема 1 бит ЦАП на основе - модулятора 1 порядка
Обратная связь
Цифровой
вход
sk s
Частота
выборок f 64 f
Цифровой
выход DSD
Компаратор
нуля
Дифференциальный
усилитель
r sk
U (f )
k sk
U (f )
s
U(q,f )
Интегратор
D
C
Q
D триггер

Страницы