Составители:
Рубрика:
63
ЦАП должны быть очень точно равны максимально возможным значениям входного
сигнала.
У компаратора, в отличие от многоразрядного квантователя, нет порога квантования.
Поэтому в одноразрядном АЦП при отсутствии входного сигнала, выходной сигнал есть
и он представляет собой последовательность 1 и 0 с частотой дискретизации и равными
вероятностями их появления.
Если на вход подается максимальное постоянное напряжение положительной
полярности то выходной сигнал состоит из последовательности одних 1: 11111111……,
если - отрицательной полярности, то выходной сигнал состоит из последовательности
одних 0: 000000… При скачкообразном повышении постоянного входного напряжения с
0 до +0,6В двоичный сигнал имеет следующую кодовую последовательность
110111101111011110……, которая устанавливается за два такта.
В этой кодовой последовательности явно присутствует периодичность повторения
кодовых комбинаций. Таким образом, каждому значению входного напряжения
соответствует своя кодовая комбинация и период ее повторения. Это является причиной
возникновения паразитных звуков и одним из серьезных недостатков -модуляторов 1
порядка.
В случае синусоидального входного
сигнала, в двоичной
последовательности на выходе
положительным и отрицательным
значениям синусоидального сигнала
соответствует большая плотность
логических 1 и 0 соответственно. Если
в этом сигнале убрать постоянную
составляющую, то тогда он имеет вид,
приведенный на рис.6.10.
Таким образом, с помощью
компаратора входной АИМ сигнал не
квантуется, а преобразуется во время-
импульсную модуляцию (ВИМ), при которой мгновенные значения входного сигнала
преобразуются в дискретные интервалы времени в виде модуляции по плотности
логических 1 и нулей. Чем больше положительное значение сигнала, тем выше плотность
1. Чем больше отрицательное значение сигнала, тем выше плотность 0. При этом среднее
значение длительности этих интервалов, изменяющееся во времени, определяет
передаваемый ЗС. Его можно выделить с помощью простейшего ФНЧ.
Рис.6.10. Синусоидальный сигнал в коде DSD
j 1 j 1 j 1
a V d выход дифференциального
усилителя
j 1 j 1 j
b a b выход интегратора
j1
j1
j1
1, если b 0 выход компаратора
c
0, если b 0
j
j1
j
1, если c 1 опорный сигнал 1В
d
1, если c 0
j1
V входной аналоговый сигнал 0.6 В
sk s os
f f K счетный вход D триггера
e сигнал DSD (выход D триггера),
задержка на 1 такт
Рис.6.9.Временная диаграмма и алгоритм работы 1-бит АЦП на основе сигма-дельта модулятора
Страницы
- « первая
- ‹ предыдущая
- …
- 61
- 62
- 63
- 64
- 65
- …
- следующая ›
- последняя »
