Стандарты и системы цифровой звукозаписи. Вологдин Э.И. - 66 стр.

UptoLike

ВУЗ: 

СПбГУТ | Санкт-Петербург

Составители: 

Рубрика: 

66
звуковых картах компьютеров строятся на основе использования сигма-дельта модуляции
и, в частности, одноразрядных ЦАП.
В цифровых SDM, используемых для цифро-аналогового преобразования, частота
дискретизации известна априори и выбор коэффициента передискретизации не связан с
процессом записи, как это имеет место в аналоговых SDM. Поэтому значение частоты
дискретизации f
sk
, на которой работает модулятор, может быть сколь угодно большим и
ограничивается только быстродействием элементов схемотехники. Это значит, что
необходимое значение SNR может достигаться при значительно меньшем порядке
интегратора модулятора, чем в АЦП.
Хотя модели аналогового и цифрового модуляторов 1 порядка совершенно
одинаковы, при практической реализации их функциональные схемы существенно
различны. В первом - интегратор находится в цепи прямой связи, а во втором – в цепи
обратной связи. Функции реквантователя при цифро-аналоговом преобразовании
выполняет компаратор нуля. Он преобразует q-разрядные выборки в непрерывный
двоичный поток.
В приведенной на рис.6.13 схеме цифрового SDM 1 порядка на один из входов
дифференциального усилителя подается цифровой q разрядный ИКМ сигнал U(q,f
s
) с
частотой выборок f
s
. Однако, в соответствии с ранее принятыми условиями анализа, он
представляется в виде последовательности выборок ЗС, формирующих ступенчатый
сигнал (рис.6.14). В дифференциальном усилителе производится сравнение его с
опорным импульсным сигналом D
r
(f
sk
) с высокой частотой дискретизации
sk os s
f K f
.
Этот сигнал формируется интегратором, на вход которого подается сигнал D-триггера,
сдвинутый по времени относительно входного на 1 такт. Отрицательная обратная связь
стремится уравнять среднее значение выходного сигнала с входным.
Если опорный сигнал c интегратора меньше входного на выходе компаратора
формируется логическая 1 и опорный сигнал увеличивается. Этот процесс повторяется в
течение периода T
s
, пока опорный сигнал не станет больше входного. Тогда выходной
сигнал дифференциального усилителя становится меньше нуля ( < 0), на выходах
компаратора и D-триггера формируется логический 0, поэтому опорный сигнал начинает
уменьшаться. Выходная последовательность 1 0 1 0 …. будет продолжаться до тех пор
пока на вход не поступит новая выборка входного сигнала. Это поясняется приведенным
рисунком.
В приведенной схеме на выходе формируется однополярный сигнал DSD, такой же
как в АЦП, у которого среднее значение меняется по времени по такому же закону, как и
sk
DSD(f )
0
0
1
1
1
1
0
Полусинусоида
Выходной сигнал интегратора
Выходной сигнал ЦАПа в одноразрядном двоичном коде
sk s os
T T /K
Время
s
Входной сигнал полусинусоида после дискретизации
с периодом T и 6 уровневым квантованием
os
K4
r sk
D (f )
sk
D(q,f )
Рис.6.14. Временная диаграмма работы одноразрядного ЦАПа

Страницы