Интерфейсы микропроцессорных систем. Воробьева Г.С - 56 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

Команда
№
Мнемоника
Опе
ранды
Алгоритм
Код
операци
и
Описание команды
55.
ANL A, @Ri
(i = 0, 1)
(A)←(A)Λ((Ri))
0101011i
Логическое умножение (операция И)
битов аккумулятора и ячейки резиден
т-
яти программ, адрес которой
расположен в регистре
Ri.
56.
ANL A, #d (A) ← (A)Λ #d
01010100
Логическое умножение (операция И)
битов аккумулятора с константой.
57.
ANL ad, A (ad)←(ad)Λ
(A)
01010010
Логическое умножение (операция И)
прямоадресуемого байта с
аккумулято-
ром, и сохранение результата в ячейке
памяти с адресом
ad.
58.
ANL ad, #d (ad)←(ad)Λ #d
01010011
Логическое умножение (операция И)
прямоадресуемого байта с константой и
сохранение результата в ячейке памяти
с адресом
ad.
59.
ORL A, Rr
(r = 0..7)
(A)← (A)V (Rr)
01001rrr
Логическое сложение (операция ИЛИ)
битов аккумулятора и регистра, и
оставление результата в аккумуляторе.
60.
ORL A, ad (A) ←(A) V(ad)
01000101
Логическое ИЛИ битов аккумулятора
и прямоадресу
емого байта.
61.
ORL A, @Ri
(i = 0, 1)
(A)←(A)V((Ri))
0100011i
Логическое сложение (операция ИЛИ)
битов аккумулятора и ячейки
резиден
т
ной памяти программ, адрес
которой расположен в регистре
Ri
и
сохранение резул
ьтата в аккумуляторе.
62.
ORL A, #d (A) ← (A) V#d
01000100
Логическое сложение
(операция ИЛИ)
битов аккумулятора с константой и
сохранение резул
ьтата в аккумуляторе.
63.
ORL ad, A (ad)←(ad) V
(A)
01000010
Логическое сложение (операция ИЛИ)
прямоадресуемого байта с
аккумулят
о
ром, и сохранение
результата в ячейке памяти с адресом
ad
.
64.
ORL ad, #d (ad)←(ad)V #d
01000011
Логическое сложение (операция ИЛИ)
прямоадресуемого байта с константой и
сохранение результата в ячейке памяти.
65.
XRL A, Rr
(r = 0..7)
(A)← (A)V (Rr)
01101rrr
Сложение по модулю два (исключа-
ющее ИЛИ) битов аккуму
лятора и
регистра, и оставление результата в
аккумуляторе.
66.
XRL A, ad (A) ←(A) V(ad)
01100101
Исключающее ИЛИ битов акку-
мул
ятора и прямоадресуемого байта.
67.
XRL A, @Ri
(i = 0, 1)
(A)←(A)V((Ri))
0110011i
Исключающее ИЛИ битов
аккумул
ятора и ячейки р
езидентной
памяти программ, адрес которой
расположен в регистре
Ri
и сохранение
результата в аккумулят
оре.
68.
XRL A, #d (A) ← (A) V#d
01100100
Сложение по модулю два
(искл
ю
чающее ИЛИ) битов
аккумулятора с константой и
сохранение результата в аккумуляторе
.
Команда
№
Мнемоника
Операнды
Алгоритм
Код
операци
и
Описание команды
69.
XRL ad, A (ad)←(ad) V(A)
01100010
Сложение по модулю два (исклю-
чающее ИЛИ) прямоадресуемого байта
с аккум
улятором, и сохранение резуль-
тата в ячейке памяти с адресом
ad.
70.
XRL ad, #d (ad)←(ad)V #d
01100011
Сложение по модулю два (исклю-
чающее ИЛИ) прямоадресуемого байта
с константой и сохранение результата в
ячейке памяти с адресом
ad.
71.
CLR A A ← 0
11100100
Сброс (обнуление) аккумулятора.
72.
CPL A
____
A ← (A)
11110100
Команда "инверсия аккумулятора"
инвертирует каждый бит аккумулятора.
73.
RL A (A
n+1
) ← (A
n
)
n = 0 .. 6
(A
0
) ← (A
7
)
00100011
Циклический сдвиг битов
а
ккумулятора влево, на один бит.
74.
RLC A (A
n+1
) ← (A
n
)
n = 0 .. 6
(A
0
) ← (C)
(C) ← (A
7
)
00110011
Циклический сдвиг битов аккумуля-
тора влево, на один бит, с учетом пер
е-
носа. Содержимое С помещается на
место бита 0 аккумулятора, а
содерж
имое бита 7 переписывается в С.
75.
RR A (A
n
) ← (A
n+1
)
n = 0 .. 6
(A
7
) ← (A
0
)
00000011
Циклический сдвиг битов
аккумул
ятора вправо, на один бит.
76.
RRC A (A
n
) ← (A
n+1
)
n = 0 .. 6
(A
7
) ← (C)
(C) ← (A
0
)
00010011
Циклический сдвиг битов аккуму-
л
ятора вправо, на один бит,
с учетом
переноса. Содержимое С помещается на
место бита 7 аккумулятора, а
содерж
имое бита 0 переписывается в С.
77.
SWAP A (A
0–3
) ↔ (A
4–7
)
11000100
Обмен тетрадами внутри аккумулято-
ра
(четырехбитовый циклический сдвиг).
Примечание: Все вышеперечисленн
ые команды логических операций (№№ 53 .. 77), за
искл
ючением сдвигов через перенос (№ 74 и №76) не модифицируют содержимого флагов.
Команды операций с битами
78.
СLR C (c) ← 0
11000011
Сброс бита переноса в 0.
79.
SETB C (c) ← 1
11010011
Установка бита переноса в 1.
80.
CPL C
___
(c) ← (c)
10110011
Инверсия бита переноса -
изменяет
бит переноса на противоположный.
81.
СLR bit (b) ← 0
11000010
Сброс прямоадресумого бита в 0.
82.
SETB bit (b) ← 1
11010010
Установка прямоадресумого бита в 1.
83.
CPL bit
___
(b) ← (b)
10110010
Инверсия прямоадресумого бита -
изменяет бит на противоп
оложный.
84.
ANL C, bit (c) ← (c) Λ (b)
10000010
Логическое И бита переноса и
прям
оадресумого бита, результат – в С.
85.
ANL C, /bit
___
(c) ← (c) Λ (b)
10110000
Логическое И бита переноса и
и
нверсного значения бита, результат –
в
С.
86.
ORL C, bit (c) ← (c) V (b)
01110010
Логическое ИЛИ бита перен
оса и
прям
оадресумого бита, результат – в С.
87.
ORL C, /bit
___
(c) ← (c) V (b)
10100000
Логическое ИЛИ бита переноса и
инверсного значения бита,
результат – в С.

Страницы