Схемотехническое моделирование на ЭВМ в системе Microcap. Часть 1. Составление схем. Захаров А.В. - 17 стр.

UptoLike

ВУЗ: 

ВГУ | Воронеж

Составители: 

Рубрика: 

17
Приложение B. ЦИФРОВЫЕ КОМПОНЕНТЫ - ПРИМИТИВЫ
Раздел Digital Primitives меню Component содержит цифровые компонен-
ты- примитивы, расположенные в нескольких подменю .
Подменю Standart Gates – стандартные вентили :
Or Gates – Логическое ИЛИ : Or2 … Or9 – с 2 … 9 входами ;
Nor Gates – логическое ИЛИ -НЕ : Nor2 … Nor9 – c 2 - 9 входами ;
And Gates – логическое И : And2 … And9 – c 2 - 9 входами ;
Nand Gates –логическое И -НЕ : Nand2 … Nand9 – с 2 - 9 входами ;
Xor Gates – исключающее ИЛИ : Xor – с 2 входами ;
Xnor Gates – исключающее ИЛИ -НЕ : Xnor – с 2 входами ;
Inverters – инвертор - Логическое НЕ : Inverter – с 1 входом;
Buffers – повторитель : Buffer – с 1 входом.
Подменю Tri-State Gates - вентили с тремя состояниями :
And–Tri Gates – логическое И : And2_Т… Nand9_Т – с 2 - 9 входами ;
Nand–Tri Gates – логическое И–НЕ: Nand2_Т… Nand9_Т – с 2-9 входами ;
Or–Tri Gates – логическое ИЛИ : Or2_Т… Or9_Т – с 2 - 9 входами ;
Nor–Tri Gates – логическое ИЛИ–НЕ : Nor2_Т… Nor9_Т – с 2 - 9 входами ;
Inv–Tri Gates – инвертор - логическое НЕ : Inv_Т – с 1 входом;
Buf–Tri Gates – повторитель : Buf_Т – с 1 входом;
Xor-Tri Gates – исключающее ИЛИ : Xor_T
4)
;
Xnor-Tri Gates – исключающее ИЛИ -НЕ : Xnor_T
4)
.
Подменю Edge-Triggered Flip-Flops–триггеры с динамическим управлением:
JKFF – JK–триггер с отрицательным фронтом срабатывания и низким
уровнем сигналов установки и сброса ;
DFF – D–триггер с положительным фронтом срабатывания и низким уров-
нем сигналов установки и сброса .
Подменю Gated Flip-Flops/Latches–триггеры с потенциальным управлением:
LATCH – однотактный синхронный D-триггер;
SRFF – двухтактный синхронный RS-триггер.
Подменю Pullups/Pulldowns – источники логических сигналов:
Pullup – источник постоянного логического сигнала “ 1 ” ;
Pulldown – источник постоянного логического сигнала “0 ” .
Подменю Delay Line – цифровые линии задержки (Delay1).
Подменю Programmable Logic Arrays -программируемые лог. матрицы (ПЛМ ):
PLAND33, PLOR33, PLANDC33 – ПЛМ с 3 входами и 3 выходами .
Подменю Logic Expressions – логические выражения:
Logic2r1 – логическое выражение с двумя входами и одним выходом:
Logic2r2 – логическое выражение с двумя входами и двумя выходами .
Подменю Pin Delay – задержки распространения сигналов:
PinDelay2r1 – назначение задержки распространения сигналов устройст-
ву с одним входом, одним узлом разрешения и одним выходом:
PinDelay2r2 - назначение задержки распространения сигналов устройст-
ву с двумя входами и двумя выходами .
Подменю Constraints – контроль временных соотношений: Constraint – кон-
троль соблюдения временных соотношений в устройстве с одним входом.
Подменю AtoD Converters – аналого -цифровой преобразователь (АЦП):
O – аналого -цифровой интерфейс;
AtoD4, AtoD8, AtoD12, AtoD16 – интерфейс А/Ц с 4, 8, 12 и 16 разрядами .

Страницы