Вычислительная техника. Захаров Н.Г - 165 стр.

UptoLike

ВУЗ: 

УлГТУ | Ульяновск

Составители: 

Рубрика: 

165
Кэш первого уровня (L1) выполняется в том же кристалле, что и сам процессор,
и имеет объем порядка десятков килобайт. Кэш второго уровня (L2) находится либо в
кристалле процессора, либо в том же узле, что и процессор, хотя и исполняется на от-
дельном кристалле. Кэш-память первого и второго уровней работает на частоте, со-
гласованной с частотой ядра процессора. Кэш-память третьего уровня выполняют на
быстродействующих микросхемах и размещают на материнской плате вблизи про-
цессора. Ее объемы могут достигать нескольких мегабайт, но работает она на частоте
материнской платы.
Использование кэш-памяти существенно увеличивает производительность сис-
темы. Кэш память использует элементы статической памяти. В статической памяти
элементы (ячейки) построены на различных вариантах триггеров: схем с двумя ус-
тойчивыми состояниями «0» или «1». После записи бита в такую ячейку она может
пребывать в этом состоянии при наличии питания неограниченно долго.
Основная память в ПЭВМ подразделяется на ОЗУ и ПЗУ. ОЗУ (RAM –
Random Access Memory) предназначено для хранения информации (программ и дан-
ных), непосредственно участвующей в вычислительном процессе в текущий интервал
времени. ОЗУ — энергозависимая память: при отключении напряжения питания ин-
формация, хранящаяся в ней, теряется. Основу ОЗУ составляют микросхемы динами-
ческой памяти DRAM. Это большие интегральные схемы, содержащие матрицы по-
лупроводниковых запоминающих элементов — полупроводниковых конденсаторов.
Наличие заряда в конденсаторе обычно означает «1», отсутствие заряда — «0».
Основной составной частью микросхемы ОЗУ (рис. 8.5) является массив эле-
ментов памяти (ЭП), объединенных в матрицу накопителя. Каждый ЭП может хра-
нить 1 бит информации и имеет свой адрес. ЗУ, позволяющие обращаться по адресу к
любому ЭП в произвольном порядке, называются запоминающими устройствами с
произвольным доступом.
При матричной организации памяти реализуется координатный принцип адре-
сации элементов памяти, в связи с чем адрес делится на две части (две координаты):
X и Y. На пересечении этих координат находится элемент памяти, чья информация
должна быть прочитана или изменена.
ОЗУ связано с остальным микропроцессорным комплектом ЭВМ через систем-
ную магистраль (СМ).

Страницы