Составители:
Рубрика:
14
Регистры называются в символьной форме. Программирующее устройство
обращается к регистрам, которые использует, и микрокод ассемблера задает
соответствующие имена.
Используются некоторые символьные префиксы чтобы указать тип регистра
(регистр общего назначения, SDRAM, SRAM) и способ адресации.
Microengines делают основную работу при передаче данных, поэтому они имеют
доступ к другим модулям процессора.
Модуль IX Bus и шина IX
Модуль IX Bus управляет IX шинами (рис. 8). Он переносит данные в очереди, где
те принимаются и передаются в порядке поступления (FIFO). Шины IX соединяют
процессор с MAC (Media Access Control-Управление доступом к среде) приборами типа
контроллеров 10/100 Мбит или Гбит Ethernet и также с параллельными IXP1200
процессорами.
Рабочая частота (66 - 104 МГц), максимальная пропускная способность (4 – 6,26
Гбит/с) в зависимости от рабочей частоты микропроцессора.
Intel
®
IXP1200 Network Processor
SDRAM Unit Microengines
Ethernet MAC Other IX-Bus Device
Transmit
FIFO
IX-Bus Unit
Receive
FIFO
Рис. 8. Потоки данных шины IX
Шины IX могут быть конфигурированы или как двунаправленная 64-разрядная
шина, или как две 32-разрядных однонаправленных независимых шины, передающие
данные в противоположных направлениях.
Как только данные находятся в очереди FIFO, они могут быть переданы любому из
Microengine (их регистрам передачи) или SDRAM.
Модули IX bus содержат регистры контроля и состояния, 4 Кбайт
сверхоперативной RAM (кэш) и модуль hash для того, чтобы генерировать 48 и 64-битные
hash ключи. Есть также шина боковой полосы, работающая параллельно с IX шинами.
Она называется Ready шиной и состоит из 8 разрядов данных и 5 разрядов управления.
Ready шина работает синхронно с IX шинами.
Принимающие и передающие очереди FIFO, созданы как таблицы 16x64 байта, и
программное обеспечение может воздействовать на каждый элемент. FIFO доступны всем
Страницы
- « первая
- ‹ предыдущая
- …
- 12
- 13
- 14
- 15
- 16
- …
- следующая ›
- последняя »
