Составители:
35
Функциональная схема преобразователя содержит резистивную мат-
рицу R – 2R, токовые ключи и согласующее уст ройство. Для преобра-
зования тока в напряжение на выходе микросхемы устанавливается вне-
шний операционный усилитель ОУ.
В состав устройства обработки информации, изображенного на
рис. 4.1, включены однокристальная микроЭВМ серии К1816ВЕ48; по-
стоянное запоминающее устройство в виде трех БИС ПЗУ
0
– ПЗУ
2
со
структурой 1024×8 бит каждое; оперативное запоминающее устройство
ОЗУ со ст руктурой 128×8 бит; канал ввода данных, реализованный на
многорежимном буферном регистре МБР
3
с ерии К589ИР12; канал вы-
вода информации на МБР
4
, АЦП и ЦАП.
Каналы ввода-вывода адресуются как ячейки памяти внешнего ОЗУ.
Системная шина адреса А
0
– А
11
организ ована двумя многорежимными
регистрами МБР
1
и МБР
2
, в которые в первом такте машинного цикла
по сигналу ЕА с линий портов Р0
0–7
и Р2
0–3
защелкивается 12-разряд-
ный адрес А
0–11
. Адресация ячеек памяти ПЗУ осуществляется сигнала-
ми с линий А
0
– А
9
ША, а адресация 128 ячеек памяти ОЗУ– сигналами
с линий А
0
– А
6
.
Линии А
10
– А
11
ША подведены к дешифратору адрес а ДША
1
, кото-
рый имеет три выхода.
Сигналом с перв ого выхо да ДША
1
по вх оду
CS
адресуется БИС ПЗУ
0
.
Наличие еще двух выходов у дешифратора ДША
1
позволяет дополни-
тельно подключить две БИС ПЗУ
1
и ПЗУ
2
со структурой 1024×8 бит.
Синхронизация чтения данных из ячеек памяти ПЗУ осуществляется
сигналом
EROM
микроЭВМ по входу
RD
ПЗУ.
Поскольку каналы вво да-вывода информации организованы как ячейки
памяти внешнего ОЗ У, то адресация БИС ОЗУ осуществ ляется сигналом
низкого уровня на линии А
7
по вхо ду выборки кристалла
CS
БИС ОЗУ.
Для адресации каналов ввода-вывода использован дешифратор ад-
реса ДША
2
, на который подводятся линии шины адре са А
0
, А
7
. При
этом дешифратор имеет два выхода, что позволяет адресовать канал
ввода и канал вывода данных. В рассматриваемом устройстве канал
ввода имеет адрес А
7
= 1, А
0
= 0 и адре сует ся сигналом с нулевого
выхода ДША
2
по входу CS
2
регистра МБР
3
.
Канал ввода информации имеет адрес А
7
= 1, А
0
= 1 и адресуется с
первого выхода дешифратора ДША
2
по входу CS
2
регистра МБР
4
.
В рассматриваемо м микропроцессорном вычислителе вво д-вывод дан-
ных осуществляется в режиме прерывания по запросу внешнего устройства.
Страницы
- « первая
- ‹ предыдущая
- …
- 33
- 34
- 35
- 36
- 37
- …
- следующая ›
- последняя »
