Сигнальные процессоры. Аксенов В.П. - 17 стр.

UptoLike

ВУЗ: 

ДВФУ | Владивосток

Составители: 

Рубрика: 

17
внешними микросхемами одного внешнего устройства с указанным адре-
сом и перевода его из Z-состояния в активное состояние с подключением
к шине данных. Сигнал шины управления
WR
необходим для выбора направ-
ления передачи информации по шине данных и выводится процессором с не-
большой задержкой относительно
IOMS
, учитывающей быстродействие внеш-
ней микросхемы. Последним в цикле формируется выходной 16-разрядный па-
раллельный код на шине данных, который внешнее устройство должно запи-
сать в свой внутренний регистр памяти. Цикл записи выполняется процессо-
ром во время исполнения текущей команды вывода на внешний порт.
На рис. 11 приведен пример подключения внешнего устройства к сиг-
нальному процессору ADSP-2181, который входит в семейство ADSP-218x.
Дешифратор адреса выполнен на микросхеме ПЗУ, в которую с помощью про-
грамматора предварительно записаны единицы во все ячейки памяти за исклю-
чением одной, заполненной нулями. Нулевой уровень D0 поступает на вход
разрешения выхода
ОЕ
и выводит шинный формирователь из Z-состояния, раз-
Рис. 11. Запись данных во внешнее устройство через двунаправленный порт
решая проходить сигналам с выходов процессора D23:8 по шине данных на
выходы шинного формирователя DA. Низкий уровень сигнала
WR
шины
16
Шина данных
Шина
адреса
Внешнее
устройство
Шинный
Дешифратор адреса
Процессор
ADSP-2181
IOMS
A10-A0
WR
D23:8
RD
CPU
A10−
A0
A11
D0
ROM
16
DA
DB
OE
BD
T
16
11
D
C
RG
Регистр
Выход ВУ
Q
внешними микросхемами одного внешнего устройства с указанным адре-
сом и перевода его из Z-состояния в активное состояние с подключением
к шине данных. Сигнал шины управления WR необходим для выбора направ-
ления передачи информации по шине данных и выводится процессором с не-
большой задержкой относительно IOMS , учитывающей быстродействие внеш-
ней микросхемы. Последним в цикле формируется выходной 16-разрядный па-
раллельный код на шине данных, который внешнее устройство должно запи-
сать в свой внутренний регистр памяти. Цикл записи выполняется процессо-
ром во время исполнения текущей команды вывода на внешний порт.
     На рис. 11 приведен пример подключения внешнего устройства к сиг-
нальному процессору ADSP-2181, который входит в семейство ADSP-218x.
Дешифратор адреса выполнен на микросхеме ПЗУ, в которую с помощью про-
грамматора предварительно записаны единицы во все ячейки памяти за исклю-
чением одной, заполненной нулями. Нулевой уровень D0 поступает на вход
разрешения выхода ОЕ и выводит шинный формирователь из Z-состояния, раз-

      Процессор
      ADSP-2181                                                                 Внешнее
                                                          Шинный                устройство
        CPU                                             формирователь
                       Шина данных            16
               D23:8                                          BD                   RG
                                                        DB               16
                  RD
                                Дешифратор адреса                  DA          D         Q

                                        ROM    D0        OE
               IOMS              A11                                           C
                                                         T
                         11
              A10-A0             A10−                                           Регистр
                                                                    16
                       Шина      A0
                       адреса                                                 Выход ВУ
                  WR



     Рис. 11. Запись данных во внешнее устройство через двунаправленный порт


решая проходить сигналам с выходов процессора D23:8 по шине данных на
выходы шинного формирователя                  DA. Низкий уровень сигнала WR шины


                                                   17

Страницы