Сигнальные процессоры. Аксенов В.П. - 21 стр.

конвейеризация, операнды большинства команд размещаются в регистрах,
применяются теневые регистры при переключении контекста для сохранения
результатов вычислений. Память разделяется на память команд и память дан-
ных в соответствии с гарвардской архитектурой (рис. 13).


                     Шина команд



                                   Память команд
         Процессор                                  Внешние устройства
                                   Память данных

                      Шина данных



     Рис. 13. Гарвардская архитектура с раздельными шинами данных и команд


     Программа может размещаться только в памяти команд, данные – только
в памяти данных. Если программа реализует алгоритм цифровой фильтрации в
виде векторного уравнения Y = A·X + Y, то она записывается в память про-
грамм. Текущие значения входного сигнала Х, накопленные за определенный
интервал времени, константы вектора А и сумма Y хранятся в памяти данных.
Разрядность кода адреса, кода данных каждой из двух шин должны соответст-
вовать емкости и скорости обмена информацией. Память команд имеет свое
распределение адресов, память данных – свое. При выполнении программы об-
мен с двумя блоками памяти ведется параллельно, что ускоряет работу микро-
процессорной системы, хотя и требует дополнительных затрат из-за усложне-
ния системы. Этим объяснятся соотношение параметров систем - объем памяти
и тактовые частоты сигнальных процессоров меньше, чем универсальных. Ти-
повая структура сигнального процессора приведена на рис. 14.
     Особенностью структуры сигнального процессора является аппаратная
поддержка основных операций, необходимых для цифровой обработки массива
дискретных отсчетов входного аналогового сигнала. К основным операциям


                                        21