Сигнальные процессоры. Аксенов В.П. - 63 стр.

UptoLike

ВУЗ: 

ДВФУ | Владивосток

Составители: 

Рубрика: 

63
Рис. 38. Внешняя синхронизация приемника порта SPORT
поступать на вход ЦАП, принимаемые данные не должны восприниматься про-
цессором как информация от АЦП. Пример программирования выводов про-
цессора RFS и TFS при инициализации SPORT0 для смешанного режима ра-
боты кодека приведен в листинге 2.
При записи числа в регистр управления 0x3FF6 порта SPORT0 исполь-
зуется его имя SPORT0_Control_Reg, объявленное в файле constant.h. Инициа-
лизация последовательного порта SPORT0 в приведенной программе выпол-
няется отдельной командой для каждого разряда. Если в выбранный разряд
необходимо записать 0, то содержимое регистра умножается на константу с
нулем в этом же разряде и единицами во всех остальных разрядах. Это позво-
ляет обнулить только один из 16 разрядов, сохранив предыдущие значения в 15
разрядах, находившихся в регистре управления до умножения на константу
(маску). Поразрядное умножение двух чисел с помощью команды ''and'' опре-
деляет результат умножения в каждом разряде 0 × Х = 0, 1 × Х = Х, где Х
обозначает произвольное состояние бита (0 или 1).
Аналоговые сигналы
код
ека 1
Аналоговые сигналы
кодека 2
10 к
3 B
Кодек
AD73322
Процессор
ADSP-2189M
TFS
DT
SCLK
DR
RFS
SDIFS
SDI
SCLK
SDO
SDOFS
SE
Кодек 1
Кодек 2
Генератор
16,384 МГц
МCLK
VFBP1
VOUT2
VFBP2
VOUT1
П
о
р
т
S
P
O
R
T 
       Процессор
      ADSP-2189M                           Кодек AD73322
                                                            Аналоговые сигналы
                                                            кодека 1
                TFS                  SDIFS                   VOUT1
                                                 Кодек 1
          П      DT
          о                          SDI                     VFBP1
          р
          т
          S   SCLK                   SCLK                       Генератор
                                                     МCLK
          P
          O                                                     16,384 МГц
          R
          T     DR                   SDO
                                                            VOUT2
                RFS                  SDOFS Кодек 2
                                                            VFBP2
                                     SE                     Аналоговые сигналы
                                                            кодека 2
                                                                 10 к   3B


              Рис. 38. Внешняя синхронизация приемника порта SPORT


поступать на вход ЦАП, принимаемые данные не должны восприниматься про-
цессором как информация от АЦП. Пример программирования выводов про-
цессора RFS и TFS при инициализации             SPORT0 для смешанного режима ра-
боты кодека приведен в листинге 2.
     При записи числа в регистр управления 0x3FF6 порта SPORT0 исполь-
зуется его имя SPORT0_Control_Reg, объявленное в файле constant.h. Инициа-
лизация последовательного порта SPORT0 в приведенной программе выпол-
няется отдельной командой для каждого разряда. Если в выбранный разряд
необходимо записать 0, то содержимое регистра умножается на константу с
нулем в этом же разряде и единицами во всех остальных разрядах. Это позво-
ляет обнулить только один из 16 разрядов, сохранив предыдущие значения в 15
разрядах, находившихся в регистре управления до умножения на константу
(маску). Поразрядное умножение двух чисел с помощью команды ''and'' опре-
деляет результат умножения в каждом разряде 0 × Х = 0, 1 × Х = Х, где Х
обозначает произвольное состояние бита (0 или 1).

                                           63

Страницы